arch/x86/lib/pcat_interrupts.c

   1 /*
   2  * (C) Copyright 2009
   3  * Graeme Russ, <graeme.russ@gmail.com>
   4  *
   5  * (C) Copyright 2002
   6  * Daniel Engström, Omicron Ceti AB, <daniel@omicron.se>
   7  *
   8  * SPDX-License-Identifier:     GPL-2.0+
   9  */
  10
  11 /*
  12  * This file provides the interrupt handling functionality for systems
  13  * based on the standard PC/AT architecture using two cascaded i8259
  14  * Programmable Interrupt Controllers.
  15  */
  16
  17 #include <common.h>
  18 #include <asm/io.h>
  19 #include <asm/i8259.h>
  20 #include <asm/ibmpc.h>
  21 #include <asm/interrupt.h>
  22
  23 #if CONFIG_SYS_NUM_IRQS != 16
  24 #error "CONFIG_SYS_NUM_IRQS must equal 16 if CONFIG_SYS_NUM_IRQS is defined"
  25 #endif
  26
  27 int interrupt_init(void)
  28 {
  29         u8 i;
  30
  31         disable_interrupts();
  32
  33         /* Mask all interrupts */
  34         outb(0xff, MASTER_PIC + IMR);
  35         outb(0xff, SLAVE_PIC + IMR);
  36
  37         /* Master PIC */
  38         /* Place master PIC interrupts at INT20 */
  39         /* ICW3, One slave PIC is present */
  40         outb(ICW1_SEL|ICW1_EICW4, MASTER_PIC + ICW1);
  41         outb(0x20, MASTER_PIC + ICW2);
  42         outb(IR2, MASTER_PIC + ICW3);
  43         outb(ICW4_PM, MASTER_PIC + ICW4);
  44
  45         for (i = 0; i < 8; i++)
  46                 outb(OCW2_SEOI | i, MASTER_PIC + OCW2);
  47
  48         /* Slave PIC */
  49         /* Place slave PIC interrupts at INT28 */
  50         /* Slave ID */
  51         outb(ICW1_SEL|ICW1_EICW4, SLAVE_PIC + ICW1);
  52         outb(0x28, SLAVE_PIC + ICW2);
  53         outb(0x02, SLAVE_PIC + ICW3);
  54         outb(ICW4_PM, SLAVE_PIC + ICW4);
  55
  56         for (i = 0; i < 8; i++)
  57                 outb(OCW2_SEOI | i, SLAVE_PIC + OCW2);
  58
  59         /*
  60          * Enable cascaded interrupts by unmasking the cascade IRQ pin of
  61          * the master PIC
  62          */
  63         unmask_irq(2);
  64
  65         enable_interrupts();
  66
  67         return 0;
  68 }
  69
  70 void mask_irq(int irq)
  71 {
  72         int imr_port;
  73
  74         if (irq >= CONFIG_SYS_NUM_IRQS)
  75                 return;
  76
  77         if (irq > 7)
  78                 imr_port = SLAVE_PIC + IMR;
  79         else
  80                 imr_port = MASTER_PIC + IMR;
  81
  82         outb(inb(imr_port) | (1 << (irq & 7)), imr_port);
  83 }
  84
  85 void unmask_irq(int irq)
  86 {
  87         int imr_port;
  88
  89         if (irq >= CONFIG_SYS_NUM_IRQS)
  90                 return;
  91
  92         if (irq > 7)
  93                 imr_port = SLAVE_PIC + IMR;
  94         else
  95                 imr_port = MASTER_PIC + IMR;
  96
  97         outb(inb(imr_port) & ~(1 << (irq & 7)), imr_port);
  98 }
  99
 100 void specific_eoi(int irq)
 101 {
 102         if (irq >= CONFIG_SYS_NUM_IRQS)
 103                 return;
 104
 105         if (irq > 7) {
 106                 /*
 107                  *  IRQ is on the slave - Issue a corresponding EOI to the
 108                  *  slave PIC and an EOI for IRQ2 (the cascade interrupt)
 109                  *  on the master PIC
 110                  */
 111                 outb(OCW2_SEOI | (irq & 7), SLAVE_PIC + OCW2);
 112                 irq = SEOI_IR2;
 113         }
 114
 115         outb(OCW2_SEOI | irq, MASTER_PIC + OCW2);
 116 }