board/amcc/acadia/acadia.c

   1 /*
   2  * (C) Copyright 2007
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <common.h>
  25 #include <asm/processor.h>
  26
  27 extern void board_pll_init_f(void);
  28
  29 static void acadia_gpio_init(void)
  30 {
  31         /*
  32          * GPIO0 setup (select GPIO or alternate function)
  33          */
  34         out32(GPIO0_OSRL, CFG_GPIO0_OSRL);
  35         out32(GPIO0_OSRH, CFG_GPIO0_OSRH);      /* output select */
  36         out32(GPIO0_ISR1L, CFG_GPIO0_ISR1L);
  37         out32(GPIO0_ISR1H, CFG_GPIO0_ISR1H);    /* input select */
  38         out32(GPIO0_TSRL, CFG_GPIO0_TSRL);
  39         out32(GPIO0_TSRH, CFG_GPIO0_TSRH);      /* three-state select */
  40         out32(GPIO0_TCR, CFG_GPIO0_TCR);  /* enable output driver for outputs */
  41
  42         /*
  43          * Ultra (405EZ) was nice enough to add another GPIO controller
  44          */
  45         out32(GPIO1_OSRH, CFG_GPIO1_OSRH);      /* output select */
  46         out32(GPIO1_OSRL, CFG_GPIO1_OSRL);
  47         out32(GPIO1_ISR1H, CFG_GPIO1_ISR1H);    /* input select */
  48         out32(GPIO1_ISR1L, CFG_GPIO1_ISR1L);
  49         out32(GPIO1_TSRH, CFG_GPIO1_TSRH);      /* three-state select */
  50         out32(GPIO1_TSRL, CFG_GPIO1_TSRL);
  51         out32(GPIO1_TCR, CFG_GPIO1_TCR);  /* enable output driver for outputs */
  52 }
  53
  54 int board_early_init_f(void)
  55 {
  56         unsigned int reg;
  57
  58         /* don't reinit PLL when booting via I2C bootstrap option */
  59         mfsdr(SDR_PINSTP, reg);
  60         if (reg != 0xf0000000)
  61                 board_pll_init_f();
  62
  63         acadia_gpio_init();
  64
  65         /* USB Host core needs this bit set */
  66         mfsdr(sdrultra1, reg);
  67         mtsdr(sdrultra1, reg | SDR_ULTRA1_LEDNENABLE);
  68
  69         mtdcr(uicsr, 0xFFFFFFFF);       /* clear all ints */
  70         mtdcr(uicer, 0x00000000);       /* disable all ints */
  71         mtdcr(uiccr, 0x00000010);
  72         mtdcr(uicpr, 0xFE7FFFF0);       /* set int polarities */
  73         mtdcr(uictr, 0x00000010);       /* set int trigger levels */
  74         mtdcr(uicsr, 0xFFFFFFFF);       /* clear all ints */
  75
  76         return 0;
  77 }
  78
  79 int misc_init_f(void)
  80 {
  81         /* Set EPLD to take PHY out of reset */
  82         out8(CFG_CPLD_BASE + 0x05, 0x00);
  83         udelay(100000);
  84
  85         return 0;
  86 }
  87
  88 /*
  89  * Check Board Identity:
  90  */
  91 int checkboard(void)
  92 {
  93         char *s = getenv("serial#");
  94
  95         printf("Board: Acadia - AMCC PPC405EZ Evaluation Board");
  96         if (s != NULL) {
  97                 puts(", serial# ");
  98                 puts(s);
  99         }
 100         putc('\n');
 101
 102         return (0);
 103 }