board/esd/plu405/plu405.c

   1 /*
   2  * (C) Copyright 2001-2003
   3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <common.h>
  25 #include <asm/processor.h>
  26 #include <asm/io.h>
  27 #include <command.h>
  28 #include <malloc.h>
  29
  30
  31 #if 0
  32 #define FPGA_DEBUG
  33 #endif
  34
  35 DECLARE_GLOBAL_DATA_PTR;
  36
  37 extern int do_reset (cmd_tbl_t *cmdtp, int flag, int argc, char *argv[]);
  38 extern void lxt971_no_sleep(void);
  39
  40 /* fpga configuration data - gzip compressed and generated by bin2c */
  41 const unsigned char fpgadata[] =
  42 {
  43 #include "fpgadata.c"
  44 };
  45
  46 /*
  47  * include common fpga code (for esd boards)
  48  */
  49 #include "../common/fpga.c"
  50
  51
  52 /*
  53  * include common auto-update code (for esd boards)
  54  */
  55 #include "../common/auto_update.h"
  56
  57 au_image_t au_image[] = {
  58         {"plu405/preinst.img", 0, -1, AU_SCRIPT},
  59         {"plu405/u-boot.img", 0xfffc0000, 0x00040000, AU_FIRMWARE},
  60         {"plu405/pImage_${bd_type}", 0x00000000, 0x00100000, AU_NAND},
  61         {"plu405/pImage.initrd", 0x00100000, 0x00200000, AU_NAND},
  62         {"plu405/yaffsmt2.img", 0x00300000, 0x01c00000, AU_NAND},
  63         {"plu405/postinst.img", 0, 0, AU_SCRIPT},
  64 };
  65
  66 int N_AU_IMAGES = (sizeof(au_image) / sizeof(au_image[0]));
  67
  68 /* Prototypes */
  69 int gunzip(void *, int, unsigned char *, unsigned long *);
  70
  71 int board_early_init_f (void)
  72 {
  73         /*
  74          * IRQ 0-15  405GP internally generated; active high; level sensitive
  75          * IRQ 16    405GP internally generated; active low; level sensitive
  76          * IRQ 17-24 RESERVED
  77          * IRQ 25 (EXT IRQ 0) CAN0; active low; level sensitive
  78          * IRQ 26 (EXT IRQ 1) SER0 ; active low; level sensitive
  79          * IRQ 27 (EXT IRQ 2) SER1; active low; level sensitive
  80          * IRQ 28 (EXT IRQ 3) FPGA 0; active low; level sensitive
  81          * IRQ 29 (EXT IRQ 4) FPGA 1; active low; level sensitive
  82          * IRQ 30 (EXT IRQ 5) PCI INTA; active low; level sensitive
  83          * IRQ 31 (EXT IRQ 6) COMPACT FLASH; active high; level sensitive
  84          */
  85         mtdcr(uicsr, 0xFFFFFFFF);       /* clear all ints */
  86         mtdcr(uicer, 0x00000000);       /* disable all ints */
  87         mtdcr(uiccr, 0x00000000);       /* set all to be non-critical*/
  88         mtdcr(uicpr, 0xFFFFFF99);       /* set int polarities */
  89         mtdcr(uictr, 0x10000000);       /* set int trigger levels */
  90         mtdcr(uicvcr, 0x00000001);      /* set vect base=0,INT0 highest prio */
  91         mtdcr(uicsr, 0xFFFFFFFF);       /* clear all ints */
  92
  93         /*
  94          * EBC Configuration Register: set ready timeout to
  95          * 512 ebc-clks -> ca. 15 us
  96          */
  97         mtebc (epcr, 0xa8400000); /* ebc always driven */
  98
  99         return 0;
 100 }
 101
 102 int misc_init_r (void)
 103 {
 104         unsigned char *duart0_mcr = (unsigned char *)((ulong)DUART0_BA + 4);
 105         unsigned char *duart1_mcr = (unsigned char *)((ulong)DUART1_BA + 4);
 106         unsigned char *dst;
 107         unsigned char fctr;
 108         ulong len = sizeof(fpgadata);
 109         int status;
 110         int index;
 111         int i;
 112
 113         /* adjust flash start and offset */
 114         gd->bd->bi_flashstart = 0 - gd->bd->bi_flashsize;
 115         gd->bd->bi_flashoffset = 0;
 116
 117         dst = malloc(CONFIG_SYS_FPGA_MAX_SIZE);
 118         if (gunzip (dst, CONFIG_SYS_FPGA_MAX_SIZE, (uchar *)fpgadata, &len) != 0) {
 119                 printf ("GUNZIP ERROR - must RESET board to recover\n");
 120                 do_reset (NULL, 0, 0, NULL);
 121         }
 122
 123         status = fpga_boot(dst, len);
 124         if (status != 0) {
 125                 printf("\nFPGA: Booting failed ");
 126                 switch (status) {
 127                 case ERROR_FPGA_PRG_INIT_LOW:
 128                         printf("(Timeout: INIT not low "
 129                                "after asserting PROGRAM*)\n");
 130                         break;
 131                 case ERROR_FPGA_PRG_INIT_HIGH:
 132                         printf("(Timeout: INIT not high "
 133                                "after deasserting PROGRAM*)\n");
 134                         break;
 135                 case ERROR_FPGA_PRG_DONE:
 136                         printf("(Timeout: DONE not high "
 137                                "after programming FPGA)\n");
 138                         break;
 139                 }
 140
 141                 /* display infos on fpgaimage */
 142                 index = 15;
 143                 for (i=0; i<4; i++) {
 144                         len = dst[index];
 145                         printf("FPGA: %s\n", &(dst[index+1]));
 146                         index += len+3;
 147                 }
 148                 putc ('\n');
 149                 /* delayed reboot */
 150                 for (i=20; i>0; i--) {
 151                         printf("Rebooting in %2d seconds \r",i);
 152                         for (index=0;index<1000;index++)
 153                                 udelay(1000);
 154                 }
 155                 putc ('\n');
 156                 do_reset(NULL, 0, 0, NULL);
 157         }
 158
 159         puts("FPGA:  ");
 160
 161         /* display infos on fpgaimage */
 162         index = 15;
 163         for (i=0; i<4; i++) {
 164                 len = dst[index];
 165                 printf("%s ", &(dst[index+1]));
 166                 index += len+3;
 167         }
 168         putc ('\n');
 169
 170         free(dst);
 171
 172         /*
 173          * Reset FPGA via FPGA_DATA pin
 174          */
 175         SET_FPGA(FPGA_PRG | FPGA_CLK);
 176         udelay(1000); /* wait 1ms */
 177         SET_FPGA(FPGA_PRG | FPGA_CLK | FPGA_DATA);
 178         udelay(1000); /* wait 1ms */
 179
 180         /*
 181          * Reset external DUARTs
 182          */
 183         out_be32((void*)GPIO0_OR, in_be32((void*)GPIO0_OR) | CONFIG_SYS_DUART_RST);
 184         udelay(10);
 185         out_be32((void*)GPIO0_OR, in_be32((void*)GPIO0_OR) & ~CONFIG_SYS_DUART_RST);
 186         udelay(1000);
 187
 188         /*
 189          * Set NAND-FLASH GPIO signals to default
 190          */
 191         out_be32((void*)GPIO0_OR,
 192                  in_be32((void*)GPIO0_OR) & ~(CONFIG_SYS_NAND_CLE | CONFIG_SYS_NAND_ALE));
 193         out_be32((void*)GPIO0_OR, in_be32((void*)GPIO0_OR) | CONFIG_SYS_NAND_CE);
 194
 195         /*
 196          * Setup EEPROM write protection
 197          */
 198         out_be32((void*)GPIO0_OR, in_be32((void*)GPIO0_OR) | CONFIG_SYS_EEPROM_WP);
 199         out_be32((void*)GPIO0_TCR, in_be32((void*)GPIO0_TCR) | CONFIG_SYS_EEPROM_WP);
 200
 201         /*
 202          * Enable interrupts in exar duart mcr[3]
 203          */
 204         out_8(duart0_mcr, 0x08);
 205         out_8(duart1_mcr, 0x08);
 206
 207         /*
 208          * Enable auto RS485 mode in 2nd external uart
 209          */
 210         out_8((void *)DUART1_BA + 3, 0xbf); /* write LCR */
 211         fctr = in_8((void *)DUART1_BA + 1); /* read FCTR */
 212         fctr |= 0x08;                       /* enable RS485 mode */
 213         out_8((void *)DUART1_BA + 1, fctr); /* write FCTR */
 214         out_8((void *)DUART1_BA + 3, 0);    /* write LCR */
 215
 216         return (0);
 217 }
 218
 219 /*
 220  * Check Board Identity:
 221  */
 222 int checkboard (void)
 223 {
 224         char str[64];
 225         int i = getenv_r ("serial#", str, sizeof(str));
 226
 227         puts ("Board: ");
 228
 229         if (i == -1) {
 230                 puts ("### No HW ID - assuming PLU405");
 231         } else {
 232                 puts(str);
 233         }
 234
 235         putc ('\n');
 236         return 0;
 237 }
 238
 239 #ifdef CONFIG_IDE_RESET
 240 void ide_set_reset(int on)
 241 {
 242         volatile unsigned short *fpga_mode =
 243                 (unsigned short *)((ulong)CONFIG_SYS_FPGA_BASE_ADDR + CONFIG_SYS_FPGA_CTRL);
 244
 245         /*
 246          * Assert or deassert CompactFlash Reset Pin
 247          */
 248         if (on) {               /* assert RESET */
 249                 *fpga_mode &= ~(CONFIG_SYS_FPGA_CTRL_CF_RESET);
 250         } else {                /* release RESET */
 251                 *fpga_mode |= CONFIG_SYS_FPGA_CTRL_CF_RESET;
 252         }
 253 }
 254 #endif /* CONFIG_IDE_RESET */
 255
 256 void reset_phy(void)
 257 {
 258 #ifdef CONFIG_LXT971_NO_SLEEP
 259
 260         /*
 261          * Disable sleep mode in LXT971
 262          */
 263         lxt971_no_sleep();
 264 #endif
 265 }
 266
 267 #if defined(CONFIG_SYS_EEPROM_WREN)
 268 /* Input: <dev_addr>  I2C address of EEPROM device to enable.
 269  *         <state>     -1: deliver current state
 270  *                     0: disable write
 271  *                     1: enable write
 272  *  Returns:           -1: wrong device address
 273  *                      0: dis-/en- able done
 274  *                   0/1: current state if <state> was -1.
 275  */
 276 int eeprom_write_enable (unsigned dev_addr, int state)
 277 {
 278         if (CONFIG_SYS_I2C_EEPROM_ADDR != dev_addr) {
 279                 return -1;
 280         } else {
 281                 switch (state) {
 282                 case 1:
 283                         /* Enable write access, clear bit GPIO0. */
 284                         out_be32((void*)GPIO0_OR,
 285                                  in_be32((void*)GPIO0_OR) & ~CONFIG_SYS_EEPROM_WP);
 286                         state = 0;
 287                         break;
 288                 case 0:
 289                         /* Disable write access, set bit GPIO0. */
 290                         out_be32((void*)GPIO0_OR,
 291                                  in_be32((void*)GPIO0_OR) | CONFIG_SYS_EEPROM_WP);
 292                         state = 0;
 293                         break;
 294                 default:
 295                         /* Read current status back. */
 296                         state = (0 == (in_be32((void*)GPIO0_OR) &
 297                                        CONFIG_SYS_EEPROM_WP));
 298                         break;
 299                 }
 300         }
 301         return state;
 302 }
 303
 304 int do_eep_wren (cmd_tbl_t *cmdtp, int flag, int argc, char *argv[])
 305 {
 306         int query = argc == 1;
 307         int state = 0;
 308
 309         if (query) {
 310                 /* Query write access state. */
 311                 state = eeprom_write_enable (CONFIG_SYS_I2C_EEPROM_ADDR, -1);
 312                 if (state < 0) {
 313                         puts ("Query of write access state failed.\n");
 314                 } else {
 315                         printf ("Write access for device 0x%0x is %sabled.\n",
 316                                 CONFIG_SYS_I2C_EEPROM_ADDR, state ? "en" : "dis");
 317                         state = 0;
 318                 }
 319         } else {
 320                 if ('0' == argv[1][0]) {
 321                         /* Disable write access. */
 322                         state = eeprom_write_enable (CONFIG_SYS_I2C_EEPROM_ADDR, 0);
 323                 } else {
 324                         /* Enable write access. */
 325                         state = eeprom_write_enable (CONFIG_SYS_I2C_EEPROM_ADDR, 1);
 326                 }
 327                 if (state < 0) {
 328                         puts ("Setup of write access state failed.\n");
 329                 }
 330         }
 331
 332         return state;
 333 }
 334
 335 U_BOOT_CMD(eepwren,     2,      0,      do_eep_wren,
 336            "Enable / disable / query EEPROM write access",
 337            NULL);
 338 #endif /* #if defined(CONFIG_SYS_EEPROM_WREN) */