board/esd/pmc440/init.S

   1 /*
   2  *
   3  * See file CREDITS for list of people who contributed to this
   4  * project.
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; either version 2 of
   9  * the License, or (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  19  * MA 02111-1307 USA
  20  */
  21
  22 #include <asm-offsets.h>
  23 #include <ppc_asm.tmpl>
  24 #include <asm/mmu.h>
  25 #include <config.h>
  26
  27 /*
  28  * TLB TABLE
  29  *
  30  * This table is used by the cpu boot code to setup the initial tlb
  31  * entries. Rather than make broad assumptions in the cpu source tree,
  32  * this table lets each board set things up however they like.
  33  *
  34  *  Pointer to the table is returned in r1
  35  *
  36  */
  37     .section .bootpg,"ax"
  38     .globl tlbtab
  39
  40 tlbtab:
  41         tlbtab_start
  42
  43         /*
  44          * BOOT_CS (FLASH) must be first. Before relocation SA_I can be off to use the
  45          * speed up boot process. It is patched after relocation to enable SA_I
  46          */
  47 #ifndef CONFIG_NAND_SPL
  48         tlbentry( CONFIG_SYS_BOOT_BASE_ADDR, SZ_256M, CONFIG_SYS_BOOT_BASE_ADDR, 1, AC_RWX | SA_G )
  49 #else
  50         tlbentry( CONFIG_SYS_NAND_BOOT_SPL_SRC, SZ_4K, CONFIG_SYS_NAND_BOOT_SPL_SRC, 1, AC_RWX | SA_G )
  51 #endif
  52
  53         /* TLB entries for DDR2 SDRAM are generated dynamically */
  54
  55 #ifdef CONFIG_SYS_INIT_RAM_DCACHE
  56         /* TLB-entry for init-ram in dcache (SA_I must be turned off!) */
  57         tlbentry( CONFIG_SYS_INIT_RAM_ADDR, SZ_64K, CONFIG_SYS_INIT_RAM_ADDR, 0, AC_RWX | SA_G )
  58 #endif
  59
  60         /* TLB-entry for PCI Memory */
  61         tlbentry( CONFIG_SYS_PCI_MEMBASE, SZ_256M, CONFIG_SYS_PCI_MEMBASE, 1, AC_RW | SA_IG )
  62         tlbentry( CONFIG_SYS_PCI_MEMBASE1, SZ_256M, CONFIG_SYS_PCI_MEMBASE1, 1, AC_RW | SA_IG )
  63         tlbentry( CONFIG_SYS_PCI_MEMBASE2, SZ_256M, CONFIG_SYS_PCI_MEMBASE2, 1, AC_RW | SA_IG )
  64         tlbentry( CONFIG_SYS_PCI_MEMBASE3, SZ_256M, CONFIG_SYS_PCI_MEMBASE3, 1, AC_RW | SA_IG )
  65
  66         /* TLB-entries for EBC */
  67         /* PMC440 maps EBC to 0xef000000 which is handled by the peripheral
  68          * tlb entry.
  69          * This dummy entry is only for convinience in order not to modify the
  70          * amount of entries. Currently OS/9 relies on this :-)
  71          */
  72         tlbentry( 0xc0000000, SZ_256M, 0xc0000000, 1, AC_RWX | SA_IG )
  73
  74         /* TLB-entry for NAND */
  75         tlbentry( CONFIG_SYS_NAND_ADDR, SZ_1K, CONFIG_SYS_NAND_ADDR, 1, AC_RWX | SA_IG )
  76
  77         /* TLB-entry for Internal Registers & OCM */
  78         tlbentry( 0xe0000000, SZ_16M, 0xe0000000, 0,  AC_RWX | SA_I )
  79
  80         /*TLB-entry PCI registers*/
  81         tlbentry( 0xEEC00000, SZ_1K, 0xEEC00000, 1,  AC_RWX | SA_IG )
  82
  83         /* TLB-entry for peripherals */
  84         tlbentry( 0xEF000000, SZ_16M, 0xEF000000, 1, AC_RWX | SA_IG)
  85
  86         /* TLB-entry PCI IO space */
  87         tlbentry(0xE8000000, SZ_64K, 0xE8000000, 1, AC_RWX | SA_IG)
  88
  89         /* TODO:  what about high IO space */
  90         tlbtab_end
  91
  92 #if defined(CONFIG_NAND_U_BOOT) && !defined(CONFIG_NAND_SPL)
  93         /*
  94          * For NAND booting the first TLB has to be reconfigured to full size
  95          * and with caching disabled after running from RAM!
  96          */
  97 #define TLB00   TLB0(CONFIG_SYS_BOOT_BASE_ADDR, SZ_256M)
  98 #define TLB01   TLB1(CONFIG_SYS_BOOT_BASE_ADDR, 1)
  99 #define TLB02   TLB2(AC_RWX | SA_IG)
 100
 101         .globl  reconfig_tlb0
 102 reconfig_tlb0:
 103         sync
 104         isync
 105         addi    r4,r0,0x0000            /* TLB entry #0 */
 106         lis     r5,TLB00@h
 107         ori     r5,r5,TLB00@l
 108         tlbwe   r5,r4,0x0000            /* Save it out */
 109         lis     r5,TLB01@h
 110         ori     r5,r5,TLB01@l
 111         tlbwe   r5,r4,0x0001            /* Save it out */
 112         lis     r5,TLB02@h
 113         ori     r5,r5,TLB02@l
 114         tlbwe   r5,r4,0x0002            /* Save it out */
 115         sync
 116         isync
 117         blr
 118 #endif