board/freescale/mpc8610hpcd/mpc8610hpcd.c

   1 /*
   2  * Copyright 2007 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <command.h>
  25 #include <pci.h>
  26 #include <asm/processor.h>
  27 #include <asm/immap_86xx.h>
  28 #include <asm/immap_fsl_pci.h>
  29 #include <asm/fsl_ddr_sdram.h>
  30 #include <i2c.h>
  31 #include <asm/io.h>
  32 #include <libfdt.h>
  33 #include <fdt_support.h>
  34 #include <spd_sdram.h>
  35 #include <netdev.h>
  36
  37 #include "../common/pixis.h"
  38
  39 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  40 extern void ddr_enable_ecc(unsigned int dram_size);
  41 #endif
  42
  43 void sdram_init(void);
  44 long int fixed_sdram(void);
  45 void mpc8610hpcd_diu_init(void);
  46
  47
  48 /* called before any console output */
  49 int board_early_init_f(void)
  50 {
  51         volatile immap_t *immap = (immap_t *)CONFIG_SYS_IMMR;
  52         volatile ccsr_gur_t *gur = &immap->im_gur;
  53
  54         gur->gpiocr |= 0x88aa5500; /* DIU16, IR1, UART0, UART2 */
  55
  56         return 0;
  57 }
  58
  59 int misc_init_r(void)
  60 {
  61         u8 tmp_val, version;
  62
  63         /*Do not use 8259PIC*/
  64         tmp_val = in8(PIXIS_BASE + PIXIS_BRDCFG0);
  65         out8(PIXIS_BASE + PIXIS_BRDCFG0, tmp_val | 0x80);
  66
  67         /*For FPGA V7 or higher, set the IRQMAPSEL to 0 to use MAP0 interrupt*/
  68         version = in8(PIXIS_BASE + PIXIS_PVER);
  69         if(version >= 0x07) {
  70                 tmp_val = in8(PIXIS_BASE + PIXIS_BRDCFG0);
  71                 out8(PIXIS_BASE + PIXIS_BRDCFG0, tmp_val & 0xbf);
  72         }
  73
  74         /* Using this for DIU init before the driver in linux takes over
  75          *  Enable the TFP410 Encoder (I2C address 0x38)
  76          */
  77
  78         tmp_val = 0xBF;
  79         i2c_write(0x38, 0x08, 1, &tmp_val, sizeof(tmp_val));
  80         /* Verify if enabled */
  81         tmp_val = 0;
  82         i2c_read(0x38, 0x08, 1, &tmp_val, sizeof(tmp_val));
  83         debug("DVI Encoder Read: 0x%02lx\n",tmp_val);
  84
  85         tmp_val = 0x10;
  86         i2c_write(0x38, 0x0A, 1, &tmp_val, sizeof(tmp_val));
  87         /* Verify if enabled */
  88         tmp_val = 0;
  89         i2c_read(0x38, 0x0A, 1, &tmp_val, sizeof(tmp_val));
  90         debug("DVI Encoder Read: 0x%02lx\n",tmp_val);
  91
  92 #ifdef CONFIG_FSL_DIU_FB
  93         mpc8610hpcd_diu_init();
  94 #endif
  95
  96         return 0;
  97 }
  98
  99 int checkboard(void)
 100 {
 101         volatile immap_t *immap = (immap_t *)CONFIG_SYS_IMMR;
 102         volatile ccsr_local_mcm_t *mcm = &immap->im_local_mcm;
 103
 104         printf ("Board: MPC8610HPCD, System ID: 0x%02x, "
 105                 "System Version: 0x%02x, FPGA Version: 0x%02x\n",
 106                 in8(PIXIS_BASE + PIXIS_ID), in8(PIXIS_BASE + PIXIS_VER),
 107                 in8(PIXIS_BASE + PIXIS_PVER));
 108
 109         mcm->abcr |= 0x00010000; /* 0 */
 110         mcm->hpmr3 = 0x80000008; /* 4c */
 111         mcm->hpmr0 = 0;
 112         mcm->hpmr1 = 0;
 113         mcm->hpmr2 = 0;
 114         mcm->hpmr4 = 0;
 115         mcm->hpmr5 = 0;
 116
 117         return 0;
 118 }
 119
 120
 121 phys_size_t
 122 initdram(int board_type)
 123 {
 124         long dram_size = 0;
 125
 126 #if defined(CONFIG_SPD_EEPROM)
 127         dram_size = fsl_ddr_sdram();
 128 #else
 129         dram_size = fixed_sdram();
 130 #endif
 131
 132 #if defined(CONFIG_SYS_RAMBOOT)
 133         puts(" DDR: ");
 134         return dram_size;
 135 #endif
 136
 137 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
 138         /*
 139          * Initialize and enable DDR ECC.
 140          */
 141         ddr_enable_ecc(dram_size);
 142 #endif
 143
 144         puts(" DDR: ");
 145         return dram_size;
 146 }
 147
 148
 149 #if !defined(CONFIG_SPD_EEPROM)
 150 /*
 151  * Fixed sdram init -- doesn't use serial presence detect.
 152  */
 153
 154 long int fixed_sdram(void)
 155 {
 156 #if !defined(CONFIG_SYS_RAMBOOT)
 157         volatile immap_t *immap = (immap_t *)CONFIG_SYS_IMMR;
 158         volatile ccsr_ddr_t *ddr = &immap->im_ddr1;
 159         uint d_init;
 160
 161         ddr->cs0_bnds = 0x0000001f;
 162         ddr->cs0_config = 0x80010202;
 163
 164         ddr->timing_cfg_3 = 0x00000000;
 165         ddr->timing_cfg_0 = 0x00260802;
 166         ddr->timing_cfg_1 = 0x3935d322;
 167         ddr->timing_cfg_2 = 0x14904cc8;
 168         ddr->sdram_mode_1 = 0x00480432;
 169         ddr->sdram_mode_2 = 0x00000000;
 170         ddr->sdram_interval = 0x06180fff; /* 0x06180100; */
 171         ddr->sdram_data_init = 0xDEADBEEF;
 172         ddr->sdram_clk_cntl = 0x03800000;
 173         ddr->sdram_cfg_2 = 0x04400010;
 174
 175 #if defined(CONFIG_DDR_ECC)
 176         ddr->err_int_en = 0x0000000d;
 177         ddr->err_disable = 0x00000000;
 178         ddr->err_sbe = 0x00010000;
 179 #endif
 180         asm("sync;isync");
 181
 182         udelay(500);
 183
 184         ddr->sdram_cfg_1 = 0xc3000000; /* 0xe3008000;*/
 185
 186
 187 #if defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
 188         d_init = 1;
 189         debug("DDR - 1st controller: memory initializing\n");
 190         /*
 191          * Poll until memory is initialized.
 192          * 512 Meg at 400 might hit this 200 times or so.
 193          */
 194         while ((ddr->sdram_cfg_2 & (d_init << 4)) != 0)
 195                 udelay(1000);
 196
 197         debug("DDR: memory initialized\n\n");
 198         asm("sync; isync");
 199         udelay(500);
 200 #endif
 201
 202         return 512 * 1024 * 1024;
 203 #endif
 204         return CONFIG_SYS_SDRAM_SIZE * 1024 * 1024;
 205 }
 206
 207 #endif
 208
 209 #if defined(CONFIG_PCI)
 210 /*
 211  * Initialize PCI Devices, report devices found.
 212  */
 213
 214 #ifndef CONFIG_PCI_PNP
 215 static struct pci_config_table pci_fsl86xxads_config_table[] = {
 216         {PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 217          PCI_IDSEL_NUMBER, PCI_ANY_ID,
 218          pci_cfgfunc_config_device, {PCI_ENET0_IOADDR,
 219                                  PCI_ENET0_MEMADDR,
 220                                  PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER} },
 221         {}
 222 };
 223 #endif
 224
 225
 226 static struct pci_controller pci1_hose = {
 227 #ifndef CONFIG_PCI_PNP
 228 config_table:pci_mpc86xxcts_config_table
 229 #endif
 230 };
 231 #endif /* CONFIG_PCI */
 232
 233 #ifdef CONFIG_PCIE1
 234 static struct pci_controller pcie1_hose;
 235 #endif
 236
 237 #ifdef CONFIG_PCIE2
 238 static struct pci_controller pcie2_hose;
 239 #endif
 240
 241 int first_free_busno = 0;
 242
 243 extern int fsl_pci_setup_inbound_windows(struct pci_region *r);
 244 extern void fsl_pci_init(struct pci_controller *hose);
 245
 246 void pci_init_board(void)
 247 {
 248         volatile immap_t *immap = (immap_t *) CONFIG_SYS_CCSRBAR;
 249         volatile ccsr_gur_t *gur = &immap->im_gur;
 250         uint devdisr = gur->devdisr;
 251         uint io_sel = (gur->pordevsr & MPC8610_PORDEVSR_IO_SEL)
 252                 >> MPC8610_PORDEVSR_IO_SEL_SHIFT;
 253         uint host_agent = (gur->porbmsr & MPC8610_PORBMSR_HA)
 254                 >> MPC8610_PORBMSR_HA_SHIFT;
 255
 256         printf( " pci_init_board: devdisr=%x, io_sel=%x, host_agent=%x\n",
 257                 devdisr, io_sel, host_agent);
 258
 259 #ifdef CONFIG_PCIE1
 260  {
 261         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCIE1_ADDR;
 262         struct pci_controller *hose = &pcie1_hose;
 263         int pcie_configured = (io_sel == 1) || (io_sel == 4);
 264         int pcie_ep = (host_agent == 0) || (host_agent == 2) ||
 265                 (host_agent == 5);
 266         struct pci_region *r = hose->regions;
 267
 268         if (pcie_configured && !(devdisr & MPC86xx_DEVDISR_PCIE1)) {
 269                 printf(" PCIe 1 connected to Uli as %s (base address %x)\n",
 270                         pcie_ep ? "End Point" : "Root Complex",
 271                         (uint)pci);
 272                 if (pci->pme_msg_det)
 273                         pci->pme_msg_det = 0xffffffff;
 274
 275                 /* inbound */
 276                 r += fsl_pci_setup_inbound_windows(r);
 277
 278                 /* outbound memory */
 279                 pci_set_region(r++,
 280                          CONFIG_SYS_PCIE1_MEM_BASE,
 281                          CONFIG_SYS_PCIE1_MEM_PHYS,
 282                          CONFIG_SYS_PCIE1_MEM_SIZE,
 283                          PCI_REGION_MEM);
 284
 285                 /* outbound io */
 286                 pci_set_region(r++,
 287                          CONFIG_SYS_PCIE1_IO_BASE,
 288                          CONFIG_SYS_PCIE1_IO_PHYS,
 289                          CONFIG_SYS_PCIE1_IO_SIZE,
 290                          PCI_REGION_IO);
 291
 292                 hose->region_count = r - hose->regions;
 293
 294                 hose->first_busno = first_free_busno;
 295                 pci_setup_indirect(hose, (int)&pci->cfg_addr,
 296                                  (int)&pci->cfg_data);
 297
 298                 fsl_pci_init(hose);
 299
 300                 first_free_busno = hose->last_busno + 1;
 301                 printf(" PCI-Express 1 on bus %02x - %02x\n",
 302                         hose->first_busno, hose->last_busno);
 303
 304         } else
 305                 puts(" PCI-Express 1: Disabled\n");
 306  }
 307 #else
 308         puts("PCI-Express 1: Disabled\n");
 309 #endif /* CONFIG_PCIE1 */
 310
 311
 312 #ifdef CONFIG_PCIE2
 313  {
 314         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCIE2_ADDR;
 315         struct pci_controller *hose = &pcie2_hose;
 316         struct pci_region *r = hose->regions;
 317
 318         int pcie_configured = (io_sel == 0) || (io_sel == 4);
 319         int pcie_ep = (host_agent == 0) || (host_agent == 1) ||
 320                 (host_agent == 4);
 321
 322         if (pcie_configured && !(devdisr & MPC86xx_DEVDISR_PCIE2)) {
 323                 printf(" PCI-Express 2 connected to slot as %s" \
 324                         " (base address %x)\n",
 325                         pcie_ep ? "End Point" : "Root Complex",
 326                         (uint)pci);
 327                 if (pci->pme_msg_det)
 328                         pci->pme_msg_det = 0xffffffff;
 329
 330                 /* inbound */
 331                 r += fsl_pci_setup_inbound_windows(r);
 332
 333                 /* outbound memory */
 334                 pci_set_region(r++,
 335                          CONFIG_SYS_PCIE2_MEM_BASE,
 336                          CONFIG_SYS_PCIE2_MEM_PHYS,
 337                          CONFIG_SYS_PCIE2_MEM_SIZE,
 338                          PCI_REGION_MEM);
 339
 340                 /* outbound io */
 341                 pci_set_region(r++,
 342                          CONFIG_SYS_PCIE2_IO_BASE,
 343                          CONFIG_SYS_PCIE2_IO_PHYS,
 344                          CONFIG_SYS_PCIE2_IO_SIZE,
 345                          PCI_REGION_IO);
 346
 347                 hose->region_count = r - hose->regions;
 348
 349                 hose->first_busno = first_free_busno;
 350                 pci_setup_indirect(hose, (int)&pci->cfg_addr,
 351                                  (int)&pci->cfg_data);
 352
 353                 fsl_pci_init(hose);
 354
 355                 first_free_busno = hose->last_busno + 1;
 356                 printf(" PCI-Express 2 on bus %02x - %02x\n",
 357                         hose->first_busno, hose->last_busno);
 358         } else
 359                 puts(" PCI-Express 2: Disabled\n");
 360  }
 361 #else
 362         puts("PCI-Express 2: Disabled\n");
 363 #endif /* CONFIG_PCIE2 */
 364
 365
 366 #ifdef CONFIG_PCI1
 367  {
 368         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCI1_ADDR;
 369         struct pci_controller *hose = &pci1_hose;
 370         int pci_agent = (host_agent >= 4) && (host_agent <= 6);
 371         struct pci_region *r = hose->regions;
 372
 373         if ( !(devdisr & MPC86xx_DEVDISR_PCI1)) {
 374                 printf(" PCI connected to PCI slots as %s" \
 375                         " (base address %x)\n",
 376                         pci_agent ? "Agent" : "Host",
 377                         (uint)pci);
 378
 379                 /* inbound */
 380                 r += fsl_pci_setup_inbound_windows(r);
 381
 382                 /* outbound memory */
 383                 pci_set_region(r++,
 384                          CONFIG_SYS_PCI1_MEM_BASE,
 385                          CONFIG_SYS_PCI1_MEM_PHYS,
 386                          CONFIG_SYS_PCI1_MEM_SIZE,
 387                          PCI_REGION_MEM);
 388
 389                 /* outbound io */
 390                 pci_set_region(r++,
 391                          CONFIG_SYS_PCI1_IO_BASE,
 392                          CONFIG_SYS_PCI1_IO_PHYS,
 393                          CONFIG_SYS_PCI1_IO_SIZE,
 394                          PCI_REGION_IO);
 395
 396                 hose->region_count = r - hose->regions;
 397
 398                 hose->first_busno = first_free_busno;
 399                 pci_setup_indirect(hose, (int) &pci->cfg_addr,
 400                                  (int) &pci->cfg_data);
 401
 402                 fsl_pci_init(hose);
 403
 404                 first_free_busno = hose->last_busno + 1;
 405                 printf(" PCI on bus %02x - %02x\n",
 406                         hose->first_busno, hose->last_busno);
 407
 408
 409         } else
 410                 puts(" PCI: Disabled\n");
 411  }
 412 #endif /* CONFIG_PCI1 */
 413 }
 414
 415 #if defined(CONFIG_OF_BOARD_SETUP)
 416 extern void ft_fsl_pci_setup(void *blob, const char *pci_alias,
 417                         struct pci_controller *hose);
 418
 419 void
 420 ft_board_setup(void *blob, bd_t *bd)
 421 {
 422         do_fixup_by_prop_u32(blob, "device_type", "cpu", 4,
 423                              "timebase-frequency", bd->bi_busfreq / 4, 1);
 424         do_fixup_by_prop_u32(blob, "device_type", "cpu", 4,
 425                              "bus-frequency", bd->bi_busfreq, 1);
 426         do_fixup_by_prop_u32(blob, "device_type", "cpu", 4,
 427                              "clock-frequency", bd->bi_intfreq, 1);
 428         do_fixup_by_prop_u32(blob, "device_type", "soc", 4,
 429                              "bus-frequency", bd->bi_busfreq, 1);
 430
 431         do_fixup_by_compat_u32(blob, "ns16550",
 432                                "clock-frequency", bd->bi_busfreq, 1);
 433
 434         fdt_fixup_memory(blob, bd->bi_memstart, bd->bi_memsize);
 435
 436 #ifdef CONFIG_PCI1
 437         ft_fsl_pci_setup(blob, "pci0", &pci1_hose);
 438 #endif
 439 #ifdef CONFIG_PCIE1
 440         ft_fsl_pci_setup(blob, "pci1", &pcie1_hose);
 441 #endif
 442 #ifdef CONFIG_PCIE2
 443         ft_fsl_pci_setup(blob, "pci2", &pcie2_hose);
 444 #endif
 445 }
 446 #endif
 447
 448 /*
 449  * get_board_sys_clk
 450  * Reads the FPGA on board for CONFIG_SYS_CLK_FREQ
 451  */
 452
 453 unsigned long
 454 get_board_sys_clk(ulong dummy)
 455 {
 456         u8 i;
 457         ulong val = 0;
 458         ulong a;
 459
 460         a = PIXIS_BASE + PIXIS_SPD;
 461         i = in8(a);
 462         i &= 0x07;
 463
 464         switch (i) {
 465         case 0:
 466                 val = 33333000;
 467                 break;
 468         case 1:
 469                 val = 39999600;
 470                 break;
 471         case 2:
 472                 val = 49999500;
 473                 break;
 474         case 3:
 475                 val = 66666000;
 476                 break;
 477         case 4:
 478                 val = 83332500;
 479                 break;
 480         case 5:
 481                 val = 99999000;
 482                 break;
 483         case 6:
 484                 val = 133332000;
 485                 break;
 486         case 7:
 487                 val = 166665000;
 488                 break;
 489         }
 490
 491         return val;
 492 }
 493
 494 int board_eth_init(bd_t *bis)
 495 {
 496         return pci_eth_init(bis);
 497 }