board/karo/tx48/tx48.c

   1 /*
   2  * tx48.c
   3  * Copyright (C) 2012 Lothar Waßmann <LW@KARO-electronics.de>
   4  *
   5  * based on evm.c
   6  * Copyright (C) 2011 Texas Instruments Incorporated - http://www.ti.com/
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation version 2.
  11  *
  12  * This program is distributed "as is" WITHOUT ANY WARRANTY of any
  13  * kind, whether express or implied; without even the implied warranty
  14  * of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  15  * GNU General Public License for more details.
  16  */
  17
  18 #include <common.h>
  19 #include <errno.h>
  20 #include <miiphy.h>
  21 #include <netdev.h>
  22 #include <serial.h>
  23 #include <libfdt.h>
  24 #include <lcd.h>
  25 #include <fdt_support.h>
  26 #include <nand.h>
  27 #include <net.h>
  28 #include <linux/mtd/nand.h>
  29 #include <asm/gpio.h>
  30 #include <asm/cache.h>
  31 #include <asm/omap_common.h>
  32 #include <asm/io.h>
  33 #include <asm/arch/cpu.h>
  34 #include <asm/arch/hardware.h>
  35 #include <asm/arch/mmc_host_def.h>
  36 #include <asm/arch/sys_proto.h>
  37 #include <asm/arch/nand.h>
  38 #include <asm/arch/clock.h>
  39 #include <video_fb.h>
  40 #include <asm/arch/da8xx-fb.h>
  41
  42 #include "../common/karo.h"
  43
  44 DECLARE_GLOBAL_DATA_PTR;
  45
  46 #define TX48_LED_GPIO           AM33XX_GPIO_NR(1, 26)
  47 #define TX48_ETH_PHY_RST_GPIO   AM33XX_GPIO_NR(3, 8)
  48 #define TX48_LCD_RST_GPIO       AM33XX_GPIO_NR(1, 19)
  49 #define TX48_LCD_PWR_GPIO       AM33XX_GPIO_NR(1, 22)
  50 #define TX48_LCD_BACKLIGHT_GPIO AM33XX_GPIO_NR(3, 14)
  51
  52 #define GMII_SEL                (CTRL_BASE + 0x650)
  53
  54 /* UART Defines */
  55 #define UART_SYSCFG_OFFSET      0x54
  56 #define UART_SYSSTS_OFFSET      0x58
  57
  58 #define UART_RESET              (0x1 << 1)
  59 #define UART_CLK_RUNNING_MASK   0x1
  60 #define UART_SMART_IDLE_EN      (0x1 << 0x3)
  61
  62 /* Timer Defines */
  63 #define TSICR_REG               0x54
  64 #define TIOCP_CFG_REG           0x10
  65 #define TCLR_REG                0x38
  66
  67 /* RGMII mode define */
  68 #define RGMII_MODE_ENABLE       0xA
  69 #define RMII_MODE_ENABLE        0x5
  70 #define MII_MODE_ENABLE         0x0
  71
  72 #define NO_OF_MAC_ADDR          1
  73 #define ETH_ALEN                6
  74
  75 #define MUX_CFG(value, offset)  {                                       \
  76         __raw_writel(value, (CTRL_BASE + (offset)));                    \
  77         }
  78
  79 /* PAD Control Fields */
  80 #define SLEWCTRL        (0x1 << 6)
  81 #define RXACTIVE        (0x1 << 5)
  82 #define PULLUP_EN       (0x1 << 4) /* Pull UP Selection */
  83 #define PULLUDEN        (0x0 << 3) /* Pull up enabled */
  84 #define PULLUDDIS       (0x1 << 3) /* Pull up disabled */
  85 #define MODE(val)       (val)
  86
  87 /*
  88  * PAD CONTROL OFFSETS
  89  * Field names corresponds to the pad signal name
  90  */
  91 struct pad_signals {
  92         int gpmc_ad0;
  93         int gpmc_ad1;
  94         int gpmc_ad2;
  95         int gpmc_ad3;
  96         int gpmc_ad4;
  97         int gpmc_ad5;
  98         int gpmc_ad6;
  99         int gpmc_ad7;
 100         int gpmc_ad8;
 101         int gpmc_ad9;
 102         int gpmc_ad10;
 103         int gpmc_ad11;
 104         int gpmc_ad12;
 105         int gpmc_ad13;
 106         int gpmc_ad14;
 107         int gpmc_ad15;
 108         int gpmc_a0;
 109         int gpmc_a1;
 110         int gpmc_a2;
 111         int gpmc_a3;
 112         int gpmc_a4;
 113         int gpmc_a5;
 114         int gpmc_a6;
 115         int gpmc_a7;
 116         int gpmc_a8;
 117         int gpmc_a9;
 118         int gpmc_a10;
 119         int gpmc_a11;
 120         int gpmc_wait0;
 121         int gpmc_wpn;
 122         int gpmc_be1n;
 123         int gpmc_csn0;
 124         int gpmc_csn1;
 125         int gpmc_csn2;
 126         int gpmc_csn3;
 127         int gpmc_clk;
 128         int gpmc_advn_ale;
 129         int gpmc_oen_ren;
 130         int gpmc_wen;
 131         int gpmc_be0n_cle;
 132         int lcd_data0;
 133         int lcd_data1;
 134         int lcd_data2;
 135         int lcd_data3;
 136         int lcd_data4;
 137         int lcd_data5;
 138         int lcd_data6;
 139         int lcd_data7;
 140         int lcd_data8;
 141         int lcd_data9;
 142         int lcd_data10;
 143         int lcd_data11;
 144         int lcd_data12;
 145         int lcd_data13;
 146         int lcd_data14;
 147         int lcd_data15;
 148         int lcd_vsync;
 149         int lcd_hsync;
 150         int lcd_pclk;
 151         int lcd_ac_bias_en;
 152         int mmc0_dat3;
 153         int mmc0_dat2;
 154         int mmc0_dat1;
 155         int mmc0_dat0;
 156         int mmc0_clk;
 157         int mmc0_cmd;
 158         int mii1_col;
 159         int mii1_crs;
 160         int mii1_rxerr;
 161         int mii1_txen;
 162         int mii1_rxdv;
 163         int mii1_txd3;
 164         int mii1_txd2;
 165         int mii1_txd1;
 166         int mii1_txd0;
 167         int mii1_txclk;
 168         int mii1_rxclk;
 169         int mii1_rxd3;
 170         int mii1_rxd2;
 171         int mii1_rxd1;
 172         int mii1_rxd0;
 173         int rmii1_refclk;
 174         int mdio_data;
 175         int mdio_clk;
 176         int spi0_sclk;
 177         int spi0_d0;
 178         int spi0_d1;
 179         int spi0_cs0;
 180         int spi0_cs1;
 181         int ecap0_in_pwm0_out;
 182         int uart0_ctsn;
 183         int uart0_rtsn;
 184         int uart0_rxd;
 185         int uart0_txd;
 186         int uart1_ctsn;
 187         int uart1_rtsn;
 188         int uart1_rxd;
 189         int uart1_txd;
 190         int i2c0_sda;
 191         int i2c0_scl;
 192         int mcasp0_aclkx;
 193         int mcasp0_fsx;
 194         int mcasp0_axr0;
 195         int mcasp0_ahclkr;
 196         int mcasp0_aclkr;
 197         int mcasp0_fsr;
 198         int mcasp0_axr1;
 199         int mcasp0_ahclkx;
 200         int xdma_event_intr0;
 201         int xdma_event_intr1;
 202         int nresetin_out;
 203         int porz;
 204         int nnmi;
 205         int osc0_in;
 206         int osc0_out;
 207         int rsvd1;
 208         int tms;
 209         int tdi;
 210         int tdo;
 211         int tck;
 212         int ntrst;
 213         int emu0;
 214         int emu1;
 215         int osc1_in;
 216         int osc1_out;
 217         int pmic_power_en;
 218         int rtc_porz;
 219         int rsvd2;
 220         int ext_wakeup;
 221         int enz_kaldo_1p8v;
 222         int usb0_dm;
 223         int usb0_dp;
 224         int usb0_ce;
 225         int usb0_id;
 226         int usb0_vbus;
 227         int usb0_drvvbus;
 228         int usb1_dm;
 229         int usb1_dp;
 230         int usb1_ce;
 231         int usb1_id;
 232         int usb1_vbus;
 233         int usb1_drvvbus;
 234         int ddr_resetn;
 235         int ddr_csn0;
 236         int ddr_cke;
 237         int ddr_ck;
 238         int ddr_nck;
 239         int ddr_casn;
 240         int ddr_rasn;
 241         int ddr_wen;
 242         int ddr_ba0;
 243         int ddr_ba1;
 244         int ddr_ba2;
 245         int ddr_a0;
 246         int ddr_a1;
 247         int ddr_a2;
 248         int ddr_a3;
 249         int ddr_a4;
 250         int ddr_a5;
 251         int ddr_a6;
 252         int ddr_a7;
 253         int ddr_a8;
 254         int ddr_a9;
 255         int ddr_a10;
 256         int ddr_a11;
 257         int ddr_a12;
 258         int ddr_a13;
 259         int ddr_a14;
 260         int ddr_a15;
 261         int ddr_odt;
 262         int ddr_d0;
 263         int ddr_d1;
 264         int ddr_d2;
 265         int ddr_d3;
 266         int ddr_d4;
 267         int ddr_d5;
 268         int ddr_d6;
 269         int ddr_d7;
 270         int ddr_d8;
 271         int ddr_d9;
 272         int ddr_d10;
 273         int ddr_d11;
 274         int ddr_d12;
 275         int ddr_d13;
 276         int ddr_d14;
 277         int ddr_d15;
 278         int ddr_dqm0;
 279         int ddr_dqm1;
 280         int ddr_dqs0;
 281         int ddr_dqsn0;
 282         int ddr_dqs1;
 283         int ddr_dqsn1;
 284         int ddr_vref;
 285         int ddr_vtp;
 286         int ddr_strben0;
 287         int ddr_strben1;
 288         int ain7;
 289         int ain6;
 290         int ain5;
 291         int ain4;
 292         int ain3;
 293         int ain2;
 294         int ain1;
 295         int ain0;
 296         int vrefp;
 297         int vrefn;
 298 };
 299
 300 struct pin_mux {
 301         short reg_offset;
 302         uint8_t val;
 303 };
 304
 305 #define PAD_CTRL_BASE   0x800
 306 #define OFFSET(x)       (unsigned int) (&((struct pad_signals *) \
 307                                 (PAD_CTRL_BASE))->x)
 308
 309 /*
 310  * Configure the pin mux for the module
 311  */
 312 static inline void tx48_set_pin_mux(const struct pin_mux *pin_mux,
 313                         int num_pins)
 314 {
 315         int i;
 316
 317         for (i = 0; i < num_pins; i++)
 318                 MUX_CFG(pin_mux[i].val, pin_mux[i].reg_offset);
 319 }
 320
 321 #define PRM_RSTST_GLOBAL_COLD_RST       (1 << 0)
 322 #define PRM_RSTST_GLOBAL_WARM_SW_RST    (1 << 1)
 323 #define PRM_RSTST_WDT1_RST              (1 << 4)
 324 #define PRM_RSTST_EXTERNAL_WARM_RST     (1 << 5)
 325 #define PRM_RSTST_ICEPICK_RST           (1 << 9)
 326
 327 struct prm_device {
 328         unsigned int prmrstctrl;        /* offset 0x00 */
 329         unsigned int prmrsttime;        /* offset 0x04 */
 330         unsigned int prmrstst;          /* offset 0x08 */
 331         /* ... */
 332 };
 333
 334 static u32 prm_rstst __attribute__((section(".data")));
 335
 336 /*
 337  * Basic board specific setup
 338  */
 339 static const struct pin_mux stk5_pads[] = {
 340         /* heartbeat LED */
 341         { OFFSET(gpmc_a10), MODE(7) | PULLUDEN, },
 342         /* LCD RESET */
 343         { OFFSET(gpmc_a3), MODE(7) | PULLUDEN, },
 344         /* LCD POWER_ENABLE */
 345         { OFFSET(gpmc_a6), MODE(7) | PULLUDEN, },
 346         /* LCD Backlight (PWM) */
 347         { OFFSET(mcasp0_aclkx), MODE(7) | PULLUDEN, },
 348 };
 349
 350 static const struct pin_mux stk5_lcd_pads[] = {
 351         /* LCD data bus */
 352         { OFFSET(lcd_data0), MODE(0) | PULLUDEN, },
 353         { OFFSET(lcd_data1), MODE(0) | PULLUDEN, },
 354         { OFFSET(lcd_data2), MODE(0) | PULLUDEN, },
 355         { OFFSET(lcd_data3), MODE(0) | PULLUDEN, },
 356         { OFFSET(lcd_data4), MODE(0) | PULLUDEN, },
 357         { OFFSET(lcd_data5), MODE(0) | PULLUDEN, },
 358         { OFFSET(lcd_data6), MODE(0) | PULLUDEN, },
 359         { OFFSET(lcd_data7), MODE(0) | PULLUDEN, },
 360         { OFFSET(lcd_data8), MODE(0) | PULLUDEN, },
 361         { OFFSET(lcd_data9), MODE(0) | PULLUDEN, },
 362         { OFFSET(lcd_data10), MODE(0) | PULLUDEN, },
 363         { OFFSET(lcd_data11), MODE(0) | PULLUDEN, },
 364         { OFFSET(lcd_data12), MODE(0) | PULLUDEN, },
 365         { OFFSET(lcd_data13), MODE(0) | PULLUDEN, },
 366         { OFFSET(lcd_data14), MODE(0) | PULLUDEN, },
 367         { OFFSET(lcd_data15), MODE(0) | PULLUDEN, },
 368         /* LCD control signals */
 369         { OFFSET(lcd_hsync), MODE(0) | PULLUDEN, },
 370         { OFFSET(lcd_vsync), MODE(0) | PULLUDEN, },
 371         { OFFSET(lcd_pclk), MODE(0) | PULLUDEN, },
 372         { OFFSET(lcd_ac_bias_en), MODE(0) | PULLUDEN, },
 373 };
 374
 375 static const struct gpio stk5_gpios[] = {
 376         { AM33XX_GPIO_NR(1, 26), GPIOF_OUTPUT_INIT_LOW, "HEARTBEAT LED", },
 377 };
 378
 379 static const struct gpio stk5_lcd_gpios[] = {
 380         { AM33XX_GPIO_NR(1, 19), GPIOF_OUTPUT_INIT_LOW, "LCD RESET", },
 381         { AM33XX_GPIO_NR(1, 22), GPIOF_OUTPUT_INIT_LOW, "LCD POWER", },
 382         { AM33XX_GPIO_NR(3, 14), GPIOF_OUTPUT_INIT_HIGH, "LCD BACKLIGHT", },
 383 };
 384
 385 static const struct pin_mux stk5v5_pads[] = {
 386         /* CAN transceiver control */
 387         { OFFSET(gpmc_ad8), MODE(7) | PULLUDEN, },
 388 };
 389
 390 static const struct gpio stk5v5_gpios[] = {
 391         { AM33XX_GPIO_NR(0, 22), GPIOF_OUTPUT_INIT_HIGH, "CAN XCVR", },
 392 };
 393
 394 #ifdef CONFIG_LCD
 395 static u16 tx48_cmap[256];
 396 vidinfo_t panel_info = {
 397         /* set to max. size supported by SoC */
 398         .vl_col = 1366,
 399         .vl_row = 768,
 400
 401         .vl_bpix = LCD_COLOR24,    /* Bits per pixel, 0: 1bpp, 1: 2bpp, 2: 4bpp, 3: 8bpp ... */
 402         .cmap = tx48_cmap,
 403 };
 404
 405 static struct da8xx_panel tx48_lcd_panel = {
 406         .name = "640x480MR@60",
 407         .width = 640,
 408         .height = 480,
 409         .hfp = 12,
 410         .hbp = 144,
 411         .hsw = 30,
 412         .vfp = 10,
 413         .vbp = 35,
 414         .vsw = 3,
 415         .pxl_clk = 25000000,
 416         .invert_pxl_clk = 1,
 417 };
 418
 419 void *lcd_base;                 /* Start of framebuffer memory  */
 420 void *lcd_console_address;      /* Start of console buffer      */
 421
 422 int lcd_line_length;
 423 int lcd_color_fg;
 424 int lcd_color_bg;
 425
 426 short console_col;
 427 short console_row;
 428
 429 static int lcd_enabled = 1;
 430
 431 void lcd_initcolregs(void)
 432 {
 433 }
 434
 435 void lcd_setcolreg(ushort regno, ushort red, ushort green, ushort blue)
 436 {
 437 }
 438
 439 void lcd_enable(void)
 440 {
 441         /* HACK ALERT:
 442          * global variable from common/lcd.c
 443          * Set to 0 here to prevent messages from going to LCD
 444          * rather than serial console
 445          */
 446         lcd_is_enabled = 0;
 447
 448         if (lcd_enabled) {
 449                 karo_load_splashimage(1);
 450
 451                 gpio_set_value(TX48_LCD_PWR_GPIO, 1);
 452                 gpio_set_value(TX48_LCD_RST_GPIO, 1);
 453                 udelay(300000);
 454                 gpio_set_value(TX48_LCD_BACKLIGHT_GPIO, 0);
 455         }
 456 }
 457
 458 void lcd_disable(void)
 459 {
 460         if (lcd_enabled) {
 461                 da8xx_fb_disable();
 462                 lcd_enabled = 0;
 463         }
 464 }
 465
 466 void lcd_panel_disable(void)
 467 {
 468         if (lcd_enabled) {
 469                 gpio_set_value(TX48_LCD_BACKLIGHT_GPIO, 1);
 470                 gpio_set_value(TX48_LCD_PWR_GPIO, 0);
 471                 gpio_set_value(TX48_LCD_RST_GPIO, 0);
 472         }
 473 }
 474
 475 void lcd_ctrl_init(void *lcdbase)
 476 {
 477         int color_depth = 24;
 478         char *vm;
 479         unsigned long val;
 480         struct da8xx_panel *p = &tx48_lcd_panel;
 481         int refresh = 60;
 482
 483         if (!lcd_enabled) {
 484                 printf("LCD disabled\n");
 485                 return;
 486         }
 487
 488         if (tstc() || (prm_rstst & PRM_RSTST_WDT1_RST)) {
 489                 lcd_enabled = 0;
 490                 return;
 491         }
 492
 493         vm = getenv("video_mode");
 494         if (vm == NULL) {
 495                 lcd_enabled = 0;
 496                 return;
 497         }
 498
 499         strncpy((char *)p->name, vm, sizeof(p->name));
 500
 501         val = simple_strtoul(vm, &vm, 0);
 502         if (val != 0) {
 503                 if (val > panel_info.vl_col)
 504                         val = panel_info.vl_col;
 505                 p->width = val;
 506                 panel_info.vl_col = val;
 507         }
 508         if (*vm == 'x') {
 509                 val = simple_strtoul(vm + 1, &vm, 0);
 510                 if (val > panel_info.vl_row)
 511                         val = panel_info.vl_row;
 512                 p->height = val;
 513                 panel_info.vl_row = val;
 514         }
 515         while (*vm != '\0') {
 516                 switch (*vm) {
 517                 case 'M':
 518                 case 'R':
 519                         vm++;
 520                         break;
 521
 522                 case '-':
 523                         color_depth = simple_strtoul(vm + 1, &vm, 10);
 524                         break;
 525
 526                 case '@':
 527                         refresh = simple_strtoul(vm + 1, &vm, 10);
 528                         break;
 529
 530                 default:
 531                         debug("Ignoring '%c'\n", *vm);
 532                         vm++;
 533                 }
 534         }
 535         switch (color_depth) {
 536         case 8:
 537                 panel_info.vl_bpix = 3;
 538                 break;
 539
 540         case 16:
 541                 panel_info.vl_bpix = 4;
 542                 break;
 543
 544         case 24:
 545                 panel_info.vl_bpix = 5;
 546                 break;
 547
 548         default:
 549                 printf("Invalid color_depth %u from video_mode '%s'; using default: %u\n",
 550                         color_depth, getenv("video_mode"), 24);
 551         }
 552         lcd_line_length = NBITS(panel_info.vl_bpix) / 8 * panel_info.vl_col;
 553         p->pxl_clk = refresh *
 554                 (p->width + p->hfp + p->hbp + p->hsw) *
 555                 (p->height + p->vfp + p->vbp + p->vsw);
 556         debug("Pixel clock set to %u.%03uMHz\n",
 557                 p->pxl_clk / 1000000, p->pxl_clk / 1000 % 1000);
 558
 559         gpio_request_array(stk5_lcd_gpios, ARRAY_SIZE(stk5_lcd_gpios));
 560         tx48_set_pin_mux(stk5_lcd_pads, ARRAY_SIZE(stk5_lcd_pads));
 561         debug("Initializing FB driver\n");
 562         da8xx_video_init(&tx48_lcd_panel, color_depth);
 563
 564         if (karo_load_splashimage(0) == 0) {
 565                 debug("Initializing LCD controller\n");
 566                 video_hw_init();
 567         } else {
 568                 debug("Skipping initialization of LCD controller\n");
 569         }
 570 }
 571 #else
 572 #define lcd_enabled 0
 573 #endif /* CONFIG_LCD */
 574
 575 static void stk5_board_init(void)
 576 {
 577         tx48_set_pin_mux(stk5_pads, ARRAY_SIZE(stk5_pads));
 578 }
 579
 580 static void stk5v3_board_init(void)
 581 {
 582         stk5_board_init();
 583 }
 584
 585 static void stk5v5_board_init(void)
 586 {
 587         stk5_board_init();
 588         tx48_set_pin_mux(stk5v5_pads, ARRAY_SIZE(stk5v5_pads));
 589         gpio_request_array(stk5v5_gpios, ARRAY_SIZE(stk5v5_gpios));
 590 }
 591
 592 /* called with default environment! */
 593 int board_init(void)
 594 {
 595         /* mach type passed to kernel */
 596 #ifdef CONFIG_OF_LIBFDT
 597         gd->bd->bi_arch_number = -1;
 598 #endif
 599         /* address of boot parameters */
 600         gd->bd->bi_boot_params = PHYS_SDRAM_1 + 0x100;
 601
 602         return 0;
 603 }
 604
 605 static void show_reset_cause(u32 prm_rstst)
 606 {
 607         const char *dlm = "";
 608
 609         printf("RESET cause: ");
 610         if (prm_rstst & PRM_RSTST_GLOBAL_COLD_RST) {
 611                 printf("%sPOR", dlm);
 612                 dlm = " | ";
 613         }
 614         if (prm_rstst & PRM_RSTST_GLOBAL_WARM_SW_RST) {
 615                 printf("%sSW", dlm);
 616                 dlm = " | ";
 617         }
 618         if (prm_rstst & PRM_RSTST_WDT1_RST) {
 619                 printf("%sWATCHDOG", dlm);
 620                 dlm = " | ";
 621         }
 622         if (prm_rstst & PRM_RSTST_EXTERNAL_WARM_RST) {
 623                 printf("%sWARM", dlm);
 624                 dlm = " | ";
 625         }
 626         if (prm_rstst & PRM_RSTST_ICEPICK_RST) {
 627                 printf("%sJTAG", dlm);
 628                 dlm = " | ";
 629         }
 630         if (*dlm == '\0')
 631                 printf("unknown");
 632
 633         printf(" RESET\n");
 634 }
 635
 636 /* called with default environment! */
 637 int checkboard(void)
 638 {
 639         struct prm_device *prmdev = (struct prm_device *)PRM_DEVICE;
 640
 641         prm_rstst = readl(&prmdev->prmrstst);
 642         show_reset_cause(prm_rstst);
 643
 644 #ifdef CONFIG_OF_LIBFDT
 645         printf("Board: Ka-Ro TX48-7020 with FDT support\n");
 646 #else
 647         printf("Board: Ka-Ro TX48-7020\n");
 648 #endif
 649         timer_init();
 650         return 0;
 651 }
 652
 653 static void tx48_set_cpu_clock(void)
 654 {
 655         unsigned long cpu_clk = getenv_ulong("cpu_clk", 10, 0);
 656
 657         if (tstc() || (prm_rstst & PRM_RSTST_WDT1_RST))
 658                 return;
 659
 660         if (cpu_clk == 0 || cpu_clk == mpu_clk_rate() / 1000000)
 661                 return;
 662
 663         mpu_pll_config(cpu_clk);
 664
 665         printf("CPU clock set to %lu.%03lu MHz\n",
 666                 mpu_clk_rate() / 1000000,
 667                 mpu_clk_rate() / 1000 % 1000);
 668 }
 669
 670 /* called with environment from NAND or MMC */
 671 int board_late_init(void)
 672 {
 673         const char *baseboard;
 674
 675         tx48_set_cpu_clock();
 676 #ifdef CONFIG_OF_BOARD_SETUP
 677         karo_fdt_move_fdt();
 678 #endif
 679         baseboard = getenv("baseboard");
 680         if (!baseboard)
 681                 return 0;
 682
 683         if (strncmp(baseboard, "stk5", 4) == 0) {
 684                 printf("Baseboard: %s\n", baseboard);
 685                 if ((strlen(baseboard) == 4) ||
 686                         strcmp(baseboard, "stk5-v3") == 0) {
 687                         stk5v3_board_init();
 688                 } else if (strcmp(baseboard, "stk5-v5") == 0) {
 689                         stk5v5_board_init();
 690                 } else {
 691                         printf("WARNING: Unsupported STK5 board rev.: %s\n",
 692                                 baseboard + 4);
 693                 }
 694         } else {
 695                 printf("WARNING: Unsupported baseboard: '%s'\n",
 696                         baseboard);
 697                 return -EINVAL;
 698         }
 699
 700         return 0;
 701 }
 702
 703 #ifdef CONFIG_DRIVER_TI_CPSW
 704 static void tx48_phy_init(char *name, int addr)
 705 {
 706         debug("%s: Resetting ethernet PHY\n", __func__);
 707
 708         gpio_direction_output(TX48_ETH_PHY_RST_GPIO, 0);
 709
 710         udelay(100);
 711
 712         /* Release nRST */
 713         gpio_set_value(TX48_ETH_PHY_RST_GPIO, 1);
 714
 715         /* Wait for PHY internal POR signal to deassert */
 716         udelay(25000);
 717 }
 718
 719 static void cpsw_control(int enabled)
 720 {
 721         /* nothing for now */
 722         /* TODO : VTP was here before */
 723 }
 724
 725 static struct cpsw_slave_data cpsw_slaves[] = {
 726         {
 727                 .slave_reg_ofs  = 0x208,
 728                 .sliver_reg_ofs = 0xd80,
 729                 .phy_id         = 0,
 730         },
 731 };
 732
 733 void s_init(void)
 734 {
 735 }
 736
 737 static struct cpsw_platform_data cpsw_data = {
 738         .mdio_base              = AM335X_CPSW_MDIO_BASE,
 739         .cpsw_base              = AM335X_CPSW_BASE,
 740         .mdio_div               = 0xff,
 741         .channels               = 8,
 742         .cpdma_reg_ofs          = 0x800,
 743         .slaves                 = ARRAY_SIZE(cpsw_slaves),
 744         .slave_data             = cpsw_slaves,
 745         .ale_reg_ofs            = 0xd00,
 746         .ale_entries            = 1024,
 747         .host_port_reg_ofs      = 0x108,
 748         .hw_stats_reg_ofs       = 0x900,
 749         .mac_control            = (1 << 5) /* MIIEN */,
 750         .control                = cpsw_control,
 751         .phy_init               = tx48_phy_init,
 752         .gigabit_en             = 0,
 753         .host_port_num          = 0,
 754         .version                = CPSW_CTRL_VERSION_2,
 755 };
 756
 757 int board_eth_init(bd_t *bis)
 758 {
 759         uint8_t mac_addr[ETH_ALEN];
 760         uint32_t mac_hi, mac_lo;
 761
 762         /* try reading mac address from efuse */
 763         mac_lo = __raw_readl(MAC_ID0_LO);
 764         mac_hi = __raw_readl(MAC_ID0_HI);
 765
 766         mac_addr[0] = mac_hi & 0xFF;
 767         mac_addr[1] = (mac_hi & 0xFF00) >> 8;
 768         mac_addr[2] = (mac_hi & 0xFF0000) >> 16;
 769         mac_addr[3] = (mac_hi & 0xFF000000) >> 24;
 770         mac_addr[4] = mac_lo & 0xFF;
 771         mac_addr[5] = (mac_lo & 0xFF00) >> 8;
 772
 773         if (is_valid_ether_addr(mac_addr)) {
 774                 debug("MAC addr set to: %02x:%02x:%02x:%02x:%02x:%02x\n",
 775                         mac_addr[0], mac_addr[1], mac_addr[2],
 776                         mac_addr[3], mac_addr[4], mac_addr[5]);
 777                 eth_setenv_enetaddr("ethaddr", mac_addr);
 778         } else {
 779                 printf("ERROR: Did not find a valid mac address in e-fuse\n");
 780         }
 781
 782         __raw_writel(RMII_MODE_ENABLE, MAC_MII_SEL);
 783         __raw_writel(0x5D, GMII_SEL);
 784         return cpsw_register(&cpsw_data);
 785 }
 786 #endif /* CONFIG_DRIVER_TI_CPSW */
 787
 788 #if defined(CONFIG_NAND_AM33XX) && defined(CONFIG_CMD_SWITCH_ECC)
 789 /******************************************************************************
 790  * Command to switch between NAND HW and SW ecc
 791  *****************************************************************************/
 792 static int do_switch_ecc(cmd_tbl_t * cmdtp, int flag, int argc, char * const argv[])
 793 {
 794         int type = 0;
 795
 796         if (argc < 2)
 797                 goto usage;
 798
 799         if (strncmp(argv[1], "hw", 2) == 0) {
 800                 if (argc == 3)
 801                         type = simple_strtoul(argv[2], NULL, 10);
 802                 am33xx_nand_switch_ecc(NAND_ECC_HW, type);
 803         }
 804         else if (strncmp(argv[1], "sw", 2) == 0)
 805                 am33xx_nand_switch_ecc(NAND_ECC_SOFT, 0);
 806         else
 807                 goto usage;
 808
 809         return 0;
 810
 811 usage:
 812         printf("Usage: nandecc %s\n", cmdtp->usage);
 813         return 1;
 814 }
 815
 816 U_BOOT_CMD(
 817         nandecc, 3, 1,  do_switch_ecc,
 818         "Switch NAND ECC calculation algorithm b/w hardware and software",
 819         "[sw|hw <hw_type>] \n"
 820         "   [sw|hw]- Switch b/w hardware(hw) & software(sw) ecc algorithm\n"
 821         "   hw_type- 0 for Hamming code\n"
 822         "            1 for bch4\n"
 823         "            2 for bch8\n"
 824         "            3 for bch16\n"
 825 );
 826 #endif /* CONFIG_NAND_AM33XX && CONFIG_CMD_SWITCH_ECC */
 827
 828 enum {
 829         LED_STATE_INIT = -1,
 830         LED_STATE_OFF,
 831         LED_STATE_ON,
 832 };
 833
 834 void show_activity(int arg)
 835 {
 836         static int led_state = LED_STATE_INIT;
 837         static ulong last;
 838
 839         if (led_state == LED_STATE_INIT) {
 840                 last = get_timer(0);
 841                 gpio_set_value(TX48_LED_GPIO, 1);
 842                 led_state = LED_STATE_ON;
 843         } else {
 844                 if (get_timer(last) > CONFIG_SYS_HZ) {
 845                         last = get_timer(0);
 846                         if (led_state == LED_STATE_ON) {
 847                                 gpio_set_value(TX48_LED_GPIO, 0);
 848                         } else {
 849                                 gpio_set_value(TX48_LED_GPIO, 1);
 850                         }
 851                         led_state = 1 - led_state;
 852                 }
 853         }
 854 }
 855
 856 #ifdef CONFIG_OF_BOARD_SETUP
 857 #ifdef CONFIG_FDT_FIXUP_PARTITIONS
 858 #include <jffs2/jffs2.h>
 859 #include <mtd_node.h>
 860 struct node_info nodes[] = {
 861         { "ti,omap2-nand", MTD_DEV_TYPE_NAND, },
 862 };
 863
 864 #else
 865 #define fdt_fixup_mtdparts(b,n,c) do { } while (0)
 866 #endif /* CONFIG_FDT_FIXUP_PARTITIONS */
 867
 868 static void tx48_fixup_flexcan(void *blob)
 869 {
 870         const char *baseboard = getenv("baseboard");
 871
 872         if (baseboard && strcmp(baseboard, "stk5-v5") == 0)
 873                 return;
 874
 875         karo_fdt_del_prop(blob, "ti,dcan", 0x481cc000, "can-xcvr-enable");
 876         karo_fdt_del_prop(blob, "ti,dcan", 0x481d0000, "can-xcvr-enable");
 877 }
 878
 879 void ft_board_setup(void *blob, bd_t *bd)
 880 {
 881         fdt_fixup_mtdparts(blob, nodes, ARRAY_SIZE(nodes));
 882         fdt_fixup_ethernet(blob);
 883
 884         karo_fdt_fixup_touchpanel(blob);
 885         tx48_fixup_flexcan(blob);
 886 }
 887 #endif /* CONFIG_OF_BOARD_SETUP */