board/keymile/km8xx/km8xx.c

   1 /*
   2  * (C) Copyright 2007
   3  * Heiko Schocher, DENX Software Engineering, hs@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23 #include <common.h>
  24 #include <mpc8xx.h>
  25 #include <net.h>
  26 #include <asm/io.h>
  27
  28 #if defined(CONFIG_OF_BOARD_SETUP) && defined(CONFIG_OF_LIBFDT)
  29 #include <libfdt.h>
  30 #endif
  31
  32 #include "../common/common.h"
  33
  34 DECLARE_GLOBAL_DATA_PTR;
  35
  36 const uint sdram_table[] =
  37 {
  38         0x0f07fc04, 0x0ffffc04, 0x00bdfc04, 0x0ff77c00,
  39         0x1ffffc05, 0xfffffc04, 0xfffffc04, 0xfffffc04,
  40         /* 0x08 Burst Read */
  41         0x0f07fc04, 0x0ffffc04, 0x00bdfc04, 0x00fffc00,
  42         0x00fffc00, 0x00fffc00, 0x0ff77c00, 0x1ffffc05,
  43         /* 0x10 Load mode register */
  44         0x0ffffc34, 0x0ff57c04, 0x0ffffc04, 0x1ffffc05,
  45         0xfffffc04, 0xfffffc04, 0xfffffc04, 0xfffffc04,
  46         /* 0x18 Single Write */
  47         0x0f07fc04, 0x0ffffc00, 0x00bd7c04, 0x0ffffc04,
  48         0x0ff77c04, 0x1ffffc05, 0xfffffc04, 0xfffffc04,
  49         /* 0x20 Burst Write */
  50         0x0f07fc04, 0x0ffffc00, 0x00bd7c00, 0x00fffc00,
  51         0x00fffc00, 0x00fffc04, 0x0ffffc04, 0x0ff77c04,
  52         0x1ffffc05, 0xfffffc04, 0xfffffc04, 0xfffffc04,
  53         0xfffffc04, 0xfffffc04, 0xfffffc04, 0xfffffc04,
  54         /* 0x30 Precharge all and Refresh */
  55         0x0ff77c04, 0x0ffffc04, 0x0ff5fc84, 0x0ffffc04,
  56         0x0ffffc04, 0x0ffffc84, 0x1ffffc05, 0xfffffc04,
  57         0xfffffc04, 0xfffffc04, 0xfffffc04, 0xfffffc04,
  58         /* 0x3C Exception */
  59         0x7ffffc04, 0xfffffc07, 0xfffffc04, 0xfffffc04,
  60 };
  61
  62 int checkboard (void)
  63 {
  64         puts ("Board: Keymile mgsuvd");
  65         if (ethernet_present ())
  66                 puts (" with PIGGY.");
  67         puts ("\n");
  68         return (0);
  69 }
  70
  71 phys_size_t initdram (int board_type)
  72 {
  73         volatile immap_t *immap = (immap_t *) CONFIG_SYS_IMMR;
  74         volatile memctl8xx_t *memctl = &immap->im_memctl;
  75         long int size;
  76
  77         upmconfig (UPMB, (uint *) sdram_table,
  78                            sizeof (sdram_table) / sizeof (uint));
  79
  80         /*
  81          * Preliminary prescaler for refresh (depends on number of
  82          * banks): This value is selected for four cycles every 62.4 us
  83          * with two SDRAM banks or four cycles every 31.2 us with one
  84          * bank. It will be adjusted after memory sizing.
  85          */
  86         memctl->memc_mptpr = CONFIG_SYS_MPTPR;
  87
  88         /*
  89          * The following value is used as an address (i.e. opcode) for
  90          * the LOAD MODE REGISTER COMMAND during SDRAM initialisation. If
  91          * the port size is 32bit the SDRAM does NOT "see" the lower two
  92          * address lines, i.e. mar=0x00000088 -> opcode=0x00000022 for
  93          * MICRON SDRAMs:
  94          * ->    0 00 010 0 010
  95          *       |  |   | |   +- Burst Length = 4
  96          *       |  |   | +----- Burst Type   = Sequential
  97          *       |  |   +------- CAS Latency  = 2
  98          *       |  +----------- Operating Mode = Standard
  99          *       +-------------- Write Burst Mode = Programmed Burst Length
 100          */
 101         memctl->memc_mar = CONFIG_SYS_MAR;
 102
 103         /*
 104          * Map controller banks 1 to the SDRAM banks 1 at
 105          * preliminary addresses - these have to be modified after the
 106          * SDRAM size has been determined.
 107          */
 108         memctl->memc_or1 = CONFIG_SYS_OR1_PRELIM;
 109         memctl->memc_br1 = CONFIG_SYS_BR1_PRELIM;
 110
 111         memctl->memc_mbmr = CONFIG_SYS_MBMR & (~(MBMR_PTBE));   /* no refresh yet */
 112
 113         udelay (200);
 114
 115         /* perform SDRAM initializsation sequence */
 116
 117         memctl->memc_mcr = 0x80802830;  /* SDRAM bank 0 */
 118         udelay (1);
 119         memctl->memc_mcr = 0x80802110;  /* SDRAM bank 0 - execute twice */
 120         udelay (1);
 121
 122         memctl->memc_mbmr |= MBMR_PTBE; /* enable refresh */
 123
 124         udelay (1000);
 125
 126         /*
 127          * Check Bank 0 Memory Size for re-configuration
 128          *
 129          */
 130         size =  get_ram_size(SDRAM_BASE1_PRELIM, SDRAM_MAX_SIZE);
 131
 132         udelay (1000);
 133
 134         debug ("SDRAM Bank 0: %ld MB\n", size >> 20);
 135
 136         return (size);
 137 }
 138
 139 /*
 140  * Early board initalization.
 141  */
 142 int board_early_init_r(void)
 143 {
 144         /* setup the UPIOx */
 145         out_8((u8 *)(CONFIG_SYS_PIGGY_BASE + 0x02), 0xc0);
 146         out_8((u8 *)(CONFIG_SYS_PIGGY_BASE + 0x03), 0x35);
 147         return 0;
 148 }
 149
 150 int hush_init_var (void)
 151 {
 152         ivm_read_eeprom ();
 153         return 0;
 154 }
 155
 156 #if defined(CONFIG_OF_BOARD_SETUP) && defined(CONFIG_OF_LIBFDT)
 157 extern int fdt_set_node_and_value (void *blob,
 158                                 char *nodename,
 159                                 char *regname,
 160                                 void *var,
 161                                 int size);
 162
 163 /*
 164  * update "memory" property in the blob
 165  */
 166 void ft_blob_update (void *blob, bd_t *bd)
 167 {
 168         ulong brg_data[1] = {0};
 169         ulong memory_data[2] = {0};
 170         ulong flash_data[4] = {0};
 171         ulong flash_reg[3] = {0};
 172
 173         memory_data[0] = cpu_to_be32 (bd->bi_memstart);
 174         memory_data[1] = cpu_to_be32 (bd->bi_memsize);
 175         fdt_set_node_and_value (blob, "/memory", "reg", memory_data,
 176                                 sizeof (memory_data));
 177
 178         flash_data[2] = cpu_to_be32 (bd->bi_flashstart);
 179         flash_data[3] = cpu_to_be32 (bd->bi_flashsize);
 180         fdt_set_node_and_value (blob, "/localbus", "ranges", flash_data,
 181                                 sizeof (flash_data));
 182
 183         flash_reg[2] = cpu_to_be32 (bd->bi_flashsize);
 184         fdt_set_node_and_value (blob, "/localbus/flash@0,0", "reg", flash_reg,
 185                                 sizeof (flash_reg));
 186
 187         /* BRG */
 188         brg_data[0] = cpu_to_be32 (bd->bi_busfreq);
 189         fdt_set_node_and_value (blob, "/soc/cpm", "brg-frequency", brg_data,
 190                                 sizeof (brg_data));
 191
 192         /* MAC adr */
 193         fdt_set_node_and_value (blob, "/soc/cpm/ethernet", "mac-address",
 194                                 bd->bi_enetaddr, sizeof (u8) * 6);
 195 }
 196
 197 void ft_board_setup(void *blob, bd_t *bd)
 198 {
 199         ft_cpu_setup (blob, bd);
 200         ft_blob_update (blob, bd);
 201 }
 202 #endif /* defined(CONFIG_OF_BOARD_SETUP) && defined(CONFIG_OF_LIBFDT) */
 203
 204 int i2c_soft_read_pin (void)
 205 {
 206         int val;
 207
 208         *(unsigned short *)(I2C_BASE_DIR) &=  ~SDA_CONF;
 209         udelay(1);
 210         val = *(unsigned char *)(I2C_BASE_PORT);
 211
 212         return ((val & SDA_BIT) == SDA_BIT);
 213 }