board/xilinx/zynq/board.c

   1 /*
   2  * (C) Copyright 2012 Michal Simek <monstr@monstr.eu>
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6
   7 #include <common.h>
   8 #include <fdtdec.h>
   9 #include <fpga.h>
  10 #include <mmc.h>
  11 #include <netdev.h>
  12 #include <zynqpl.h>
  13 #include <asm/arch/hardware.h>
  14 #include <asm/arch/sys_proto.h>
  15
  16 DECLARE_GLOBAL_DATA_PTR;
  17
  18 #if (defined(CONFIG_FPGA) && !defined(CONFIG_SPL_BUILD)) || \
  19     (defined(CONFIG_SPL_FPGA_SUPPORT) && defined(CONFIG_SPL_BUILD))
  20 static xilinx_desc fpga;
  21
  22 /* It can be done differently */
  23 static xilinx_desc fpga010 = XILINX_XC7Z010_DESC(0x10);
  24 static xilinx_desc fpga015 = XILINX_XC7Z015_DESC(0x15);
  25 static xilinx_desc fpga020 = XILINX_XC7Z020_DESC(0x20);
  26 static xilinx_desc fpga030 = XILINX_XC7Z030_DESC(0x30);
  27 static xilinx_desc fpga045 = XILINX_XC7Z045_DESC(0x45);
  28 static xilinx_desc fpga100 = XILINX_XC7Z100_DESC(0x100);
  29 #endif
  30
  31 int board_init(void)
  32 {
  33 #if (defined(CONFIG_FPGA) && !defined(CONFIG_SPL_BUILD)) || \
  34     (defined(CONFIG_SPL_FPGA_SUPPORT) && defined(CONFIG_SPL_BUILD))
  35         u32 idcode;
  36
  37         idcode = zynq_slcr_get_idcode();
  38
  39         switch (idcode) {
  40         case XILINX_ZYNQ_7010:
  41                 fpga = fpga010;
  42                 break;
  43         case XILINX_ZYNQ_7015:
  44                 fpga = fpga015;
  45                 break;
  46         case XILINX_ZYNQ_7020:
  47                 fpga = fpga020;
  48                 break;
  49         case XILINX_ZYNQ_7030:
  50                 fpga = fpga030;
  51                 break;
  52         case XILINX_ZYNQ_7045:
  53                 fpga = fpga045;
  54                 break;
  55         case XILINX_ZYNQ_7100:
  56                 fpga = fpga100;
  57                 break;
  58         }
  59 #endif
  60
  61 #if (defined(CONFIG_FPGA) && !defined(CONFIG_SPL_BUILD)) || \
  62     (defined(CONFIG_SPL_FPGA_SUPPORT) && defined(CONFIG_SPL_BUILD))
  63         fpga_init();
  64         fpga_add(fpga_xilinx, &fpga);
  65 #endif
  66
  67         return 0;
  68 }
  69
  70 int board_late_init(void)
  71 {
  72         switch ((zynq_slcr_get_boot_mode()) & ZYNQ_BM_MASK) {
  73         case ZYNQ_BM_NOR:
  74                 setenv("modeboot", "norboot");
  75                 break;
  76         case ZYNQ_BM_SD:
  77                 setenv("modeboot", "sdboot");
  78                 break;
  79         case ZYNQ_BM_JTAG:
  80                 setenv("modeboot", "jtagboot");
  81                 break;
  82         default:
  83                 setenv("modeboot", "");
  84                 break;
  85         }
  86
  87         return 0;
  88 }
  89
  90 #ifdef CONFIG_DISPLAY_BOARDINFO
  91 int checkboard(void)
  92 {
  93         puts("Board:\tXilinx Zynq\n");
  94         return 0;
  95 }
  96 #endif
  97
  98 int board_eth_init(bd_t *bis)
  99 {
 100         u32 ret = 0;
 101
 102 #ifdef CONFIG_XILINX_AXIEMAC
 103         ret |= xilinx_axiemac_initialize(bis, XILINX_AXIEMAC_BASEADDR,
 104                                                 XILINX_AXIDMA_BASEADDR);
 105 #endif
 106 #ifdef CONFIG_XILINX_EMACLITE
 107         u32 txpp = 0;
 108         u32 rxpp = 0;
 109 # ifdef CONFIG_XILINX_EMACLITE_TX_PING_PONG
 110         txpp = 1;
 111 # endif
 112 # ifdef CONFIG_XILINX_EMACLITE_RX_PING_PONG
 113         rxpp = 1;
 114 # endif
 115         ret |= xilinx_emaclite_initialize(bis, XILINX_EMACLITE_BASEADDR,
 116                         txpp, rxpp);
 117 #endif
 118
 119 #if defined(CONFIG_ZYNQ_GEM)
 120 # if defined(CONFIG_ZYNQ_GEM0)
 121         ret |= zynq_gem_initialize(bis, ZYNQ_GEM_BASEADDR0,
 122                                                 CONFIG_ZYNQ_GEM_PHY_ADDR0, 0);
 123 # endif
 124 # if defined(CONFIG_ZYNQ_GEM1)
 125         ret |= zynq_gem_initialize(bis, ZYNQ_GEM_BASEADDR1,
 126                                                 CONFIG_ZYNQ_GEM_PHY_ADDR1, 0);
 127 # endif
 128 #endif
 129         return ret;
 130 }
 131
 132 #ifdef CONFIG_CMD_MMC
 133 int board_mmc_init(bd_t *bd)
 134 {
 135         int ret = 0;
 136
 137 #if defined(CONFIG_ZYNQ_SDHCI)
 138 # if defined(CONFIG_ZYNQ_SDHCI0)
 139         ret = zynq_sdhci_init(ZYNQ_SDHCI_BASEADDR0);
 140 # endif
 141 # if defined(CONFIG_ZYNQ_SDHCI1)
 142         ret |= zynq_sdhci_init(ZYNQ_SDHCI_BASEADDR1);
 143 # endif
 144 #endif
 145         return ret;
 146 }
 147 #endif
 148
 149 int dram_init(void)
 150 {
 151 #ifdef CONFIG_OF_CONTROL
 152         int node;
 153         fdt_addr_t addr;
 154         fdt_size_t size;
 155         const void *blob = gd->fdt_blob;
 156
 157         node = fdt_node_offset_by_prop_value(blob, -1, "device_type",
 158                                              "memory", 7);
 159         if (node == -FDT_ERR_NOTFOUND) {
 160                 debug("ZYNQ DRAM: Can't get memory node\n");
 161                 return -1;
 162         }
 163         addr = fdtdec_get_addr_size(blob, node, "reg", &size);
 164         if (addr == FDT_ADDR_T_NONE || size == 0) {
 165                 debug("ZYNQ DRAM: Can't get base address or size\n");
 166                 return -1;
 167         }
 168         gd->ram_size = size;
 169 #else
 170         gd->ram_size = CONFIG_SYS_SDRAM_SIZE;
 171 #endif
 172         zynq_ddrc_init();
 173
 174         return 0;
 175 }