drivers/i2c/mxc_i2c.c

   1 /*
   2  * i2c driver for Freescale i.MX series
   3  *
   4  * (c) 2007 Pengutronix, Sascha Hauer <s.hauer@pengutronix.de>
   5  * (c) 2011 Marek Vasut <marek.vasut@gmail.com>
   6  *
   7  * Based on i2c-imx.c from linux kernel:
   8  *  Copyright (C) 2005 Torsten Koschorrek <koschorrek at synertronixx.de>
   9  *  Copyright (C) 2005 Matthias Blaschke <blaschke at synertronixx.de>
  10  *  Copyright (C) 2007 RightHand Technologies, Inc.
  11  *  Copyright (C) 2008 Darius Augulis <darius.augulis at teltonika.lt>
  12  *
  13  *
  14  * SPDX-License-Identifier:     GPL-2.0+
  15  */
  16
  17 #include <common.h>
  18 #include <asm/arch/clock.h>
  19 #include <asm/arch/imx-regs.h>
  20 #include <asm/errno.h>
  21 #include <asm/imx-common/mxc_i2c.h>
  22 #include <asm/io.h>
  23 #include <i2c.h>
  24 #include <watchdog.h>
  25 #include <dm.h>
  26 #include <fdtdec.h>
  27
  28 DECLARE_GLOBAL_DATA_PTR;
  29
  30 #define I2C_QUIRK_FLAG          (1 << 0)
  31
  32 #define IMX_I2C_REGSHIFT        2
  33 #define VF610_I2C_REGSHIFT      0
  34 /* Register index */
  35 #define IADR    0
  36 #define IFDR    1
  37 #define I2CR    2
  38 #define I2SR    3
  39 #define I2DR    4
  40
  41 #define I2CR_IIEN       (1 << 6)
  42 #define I2CR_MSTA       (1 << 5)
  43 #define I2CR_MTX        (1 << 4)
  44 #define I2CR_TX_NO_AK   (1 << 3)
  45 #define I2CR_RSTA       (1 << 2)
  46
  47 #define I2SR_ICF        (1 << 7)
  48 #define I2SR_IBB        (1 << 5)
  49 #define I2SR_IAL        (1 << 4)
  50 #define I2SR_IIF        (1 << 1)
  51 #define I2SR_RX_NO_AK   (1 << 0)
  52
  53 #ifdef I2C_QUIRK_REG
  54 #define I2CR_IEN        (0 << 7)
  55 #define I2CR_IDIS       (1 << 7)
  56 #define I2SR_IIF_CLEAR  (1 << 1)
  57 #else
  58 #define I2CR_IEN        (1 << 7)
  59 #define I2CR_IDIS       (0 << 7)
  60 #define I2SR_IIF_CLEAR  (0 << 1)
  61 #endif
  62
  63 #if defined(CONFIG_HARD_I2C) && !defined(CONFIG_SYS_I2C_BASE)
  64 #error "define CONFIG_SYS_I2C_BASE to use the mxc_i2c driver"
  65 #endif
  66
  67 #ifdef I2C_QUIRK_REG
  68 static u16 i2c_clk_div[60][2] = {
  69         { 20,   0x00 }, { 22,   0x01 }, { 24,   0x02 }, { 26,   0x03 },
  70         { 28,   0x04 }, { 30,   0x05 }, { 32,   0x09 }, { 34,   0x06 },
  71         { 36,   0x0A }, { 40,   0x07 }, { 44,   0x0C }, { 48,   0x0D },
  72         { 52,   0x43 }, { 56,   0x0E }, { 60,   0x45 }, { 64,   0x12 },
  73         { 68,   0x0F }, { 72,   0x13 }, { 80,   0x14 }, { 88,   0x15 },
  74         { 96,   0x19 }, { 104,  0x16 }, { 112,  0x1A }, { 128,  0x17 },
  75         { 136,  0x4F }, { 144,  0x1C }, { 160,  0x1D }, { 176,  0x55 },
  76         { 192,  0x1E }, { 208,  0x56 }, { 224,  0x22 }, { 228,  0x24 },
  77         { 240,  0x1F }, { 256,  0x23 }, { 288,  0x5C }, { 320,  0x25 },
  78         { 384,  0x26 }, { 448,  0x2A }, { 480,  0x27 }, { 512,  0x2B },
  79         { 576,  0x2C }, { 640,  0x2D }, { 768,  0x31 }, { 896,  0x32 },
  80         { 960,  0x2F }, { 1024, 0x33 }, { 1152, 0x34 }, { 1280, 0x35 },
  81         { 1536, 0x36 }, { 1792, 0x3A }, { 1920, 0x37 }, { 2048, 0x3B },
  82         { 2304, 0x3C }, { 2560, 0x3D }, { 3072, 0x3E }, { 3584, 0x7A },
  83         { 3840, 0x3F }, { 4096, 0x7B }, { 5120, 0x7D }, { 6144, 0x7E },
  84 };
  85 #else
  86 static u16 i2c_clk_div[50][2] = {
  87         { 22,   0x20 }, { 24,   0x21 }, { 26,   0x22 }, { 28,   0x23 },
  88         { 30,   0x00 }, { 32,   0x24 }, { 36,   0x25 }, { 40,   0x26 },
  89         { 42,   0x03 }, { 44,   0x27 }, { 48,   0x28 }, { 52,   0x05 },
  90         { 56,   0x29 }, { 60,   0x06 }, { 64,   0x2A }, { 72,   0x2B },
  91         { 80,   0x2C }, { 88,   0x09 }, { 96,   0x2D }, { 104,  0x0A },
  92         { 112,  0x2E }, { 128,  0x2F }, { 144,  0x0C }, { 160,  0x30 },
  93         { 192,  0x31 }, { 224,  0x32 }, { 240,  0x0F }, { 256,  0x33 },
  94         { 288,  0x10 }, { 320,  0x34 }, { 384,  0x35 }, { 448,  0x36 },
  95         { 480,  0x13 }, { 512,  0x37 }, { 576,  0x14 }, { 640,  0x38 },
  96         { 768,  0x39 }, { 896,  0x3A }, { 960,  0x17 }, { 1024, 0x3B },
  97         { 1152, 0x18 }, { 1280, 0x3C }, { 1536, 0x3D }, { 1792, 0x3E },
  98         { 1920, 0x1B }, { 2048, 0x3F }, { 2304, 0x1C }, { 2560, 0x1D },
  99         { 3072, 0x1E }, { 3840, 0x1F }
 100 };
 101 #endif
 102
 103 #ifndef CONFIG_SYS_MXC_I2C1_SPEED
 104 #define CONFIG_SYS_MXC_I2C1_SPEED 100000
 105 #endif
 106 #ifndef CONFIG_SYS_MXC_I2C2_SPEED
 107 #define CONFIG_SYS_MXC_I2C2_SPEED 100000
 108 #endif
 109 #ifndef CONFIG_SYS_MXC_I2C3_SPEED
 110 #define CONFIG_SYS_MXC_I2C3_SPEED 100000
 111 #endif
 112 #ifndef CONFIG_SYS_MXC_I2C4_SPEED
 113 #define CONFIG_SYS_MXC_I2C4_SPEED 100000
 114 #endif
 115
 116 #ifndef CONFIG_SYS_MXC_I2C1_SLAVE
 117 #define CONFIG_SYS_MXC_I2C1_SLAVE 0
 118 #endif
 119 #ifndef CONFIG_SYS_MXC_I2C2_SLAVE
 120 #define CONFIG_SYS_MXC_I2C2_SLAVE 0
 121 #endif
 122 #ifndef CONFIG_SYS_MXC_I2C3_SLAVE
 123 #define CONFIG_SYS_MXC_I2C3_SLAVE 0
 124 #endif
 125 #ifndef CONFIG_SYS_MXC_I2C4_SLAVE
 126 #define CONFIG_SYS_MXC_I2C4_SLAVE 0
 127 #endif
 128
 129 /*
 130  * Calculate and set proper clock divider
 131  */
 132 static uint8_t i2c_imx_get_clk(struct mxc_i2c_bus *i2c_bus, unsigned int rate)
 133 {
 134         unsigned int i2c_clk_rate;
 135         unsigned int div;
 136         u8 clk_div;
 137
 138 #if defined(CONFIG_SOC_MX31)
 139         struct clock_control_regs *sc_regs =
 140                 (struct clock_control_regs *)CCM_BASE;
 141
 142         /* start the required I2C clock */
 143         writel(readl(&sc_regs->cgr0) | (3 << CONFIG_SYS_I2C_CLK_OFFSET),
 144                 &sc_regs->cgr0);
 145 #endif
 146
 147         /* Divider value calculation */
 148         i2c_clk_rate = mxc_get_clock(MXC_I2C_CLK);
 149         div = (i2c_clk_rate + rate - 1) / rate;
 150         if (div < i2c_clk_div[0][0])
 151                 clk_div = 0;
 152         else if (div > i2c_clk_div[ARRAY_SIZE(i2c_clk_div) - 1][0])
 153                 clk_div = ARRAY_SIZE(i2c_clk_div) - 1;
 154         else
 155                 for (clk_div = 0; i2c_clk_div[clk_div][0] < div; clk_div++)
 156                         ;
 157
 158         /* Store divider value */
 159         return clk_div;
 160 }
 161
 162 /*
 163  * Set I2C Bus speed
 164  */
 165 static int bus_i2c_set_bus_speed(struct mxc_i2c_bus *i2c_bus, int speed)
 166 {
 167         ulong base = i2c_bus->base;
 168         bool quirk = i2c_bus->driver_data & I2C_QUIRK_FLAG ? true : false;
 169         u8 clk_idx = i2c_imx_get_clk(i2c_bus, speed);
 170         u8 idx = i2c_clk_div[clk_idx][1];
 171         int reg_shift = quirk ? VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 172
 173         if (!base)
 174                 return -ENODEV;
 175
 176         /* Store divider value */
 177         writeb(idx, base + (IFDR << reg_shift));
 178
 179         /* Reset module */
 180         writeb(I2CR_IDIS, base + (I2CR << reg_shift));
 181         writeb(0, base + (I2SR << reg_shift));
 182         return 0;
 183 }
 184
 185 #define ST_BUS_IDLE (0 | (I2SR_IBB << 8))
 186 #define ST_BUS_BUSY (I2SR_IBB | (I2SR_IBB << 8))
 187 #define ST_IIF (I2SR_IIF | (I2SR_IIF << 8))
 188
 189 static int wait_for_sr_state(struct mxc_i2c_bus *i2c_bus, unsigned state)
 190 {
 191         unsigned sr;
 192         ulong elapsed;
 193         bool quirk = i2c_bus->driver_data & I2C_QUIRK_FLAG ? true : false;
 194         int reg_shift = quirk ? VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 195         ulong base = i2c_bus->base;
 196         ulong start_time = get_timer(0);
 197         for (;;) {
 198                 sr = readb(base + (I2SR << reg_shift));
 199                 if (sr & I2SR_IAL) {
 200                         if (quirk)
 201                                 writeb(sr | I2SR_IAL, base +
 202                                        (I2SR << reg_shift));
 203                         else
 204                                 writeb(sr & ~I2SR_IAL, base +
 205                                        (I2SR << reg_shift));
 206                         printf("%s: Arbitration lost sr=%x cr=%x state=%x\n",
 207                                 __func__, sr, readb(base + (I2CR << reg_shift)),
 208                                 state);
 209                         return -ERESTART;
 210                 }
 211                 if ((sr & (state >> 8)) == (unsigned char)state)
 212                         return sr;
 213                 WATCHDOG_RESET();
 214                 elapsed = get_timer(start_time);
 215                 if (elapsed > (CONFIG_SYS_HZ / 10))     /* .1 seconds */
 216                         break;
 217         }
 218         printf("%s: failed sr=%x cr=%x state=%x\n", __func__,
 219                sr, readb(base + (I2CR << reg_shift)), state);
 220         return -ETIMEDOUT;
 221 }
 222
 223 static int tx_byte(struct mxc_i2c_bus *i2c_bus, u8 byte)
 224 {
 225         int ret;
 226         int reg_shift = i2c_bus->driver_data & I2C_QUIRK_FLAG ?
 227                         VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 228         ulong base = i2c_bus->base;
 229
 230         writeb(I2SR_IIF_CLEAR, base + (I2SR << reg_shift));
 231         writeb(byte, base + (I2DR << reg_shift));
 232
 233         ret = wait_for_sr_state(i2c_bus, ST_IIF);
 234         if (ret < 0)
 235                 return ret;
 236         if (ret & I2SR_RX_NO_AK)
 237                 return -ENODEV;
 238         return 0;
 239 }
 240
 241 /*
 242  * Stub implementations for outer i2c slave operations.
 243  */
 244 void __i2c_force_reset_slave(void)
 245 {
 246 }
 247 void i2c_force_reset_slave(void)
 248         __attribute__((weak, alias("__i2c_force_reset_slave")));
 249
 250 /*
 251  * Stop I2C transaction
 252  */
 253 static void i2c_imx_stop(struct mxc_i2c_bus *i2c_bus)
 254 {
 255         int ret;
 256         int reg_shift = i2c_bus->driver_data & I2C_QUIRK_FLAG ?
 257                         VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 258         ulong base = i2c_bus->base;
 259         unsigned int temp = readb(base + (I2CR << reg_shift));
 260
 261         temp &= ~(I2CR_MSTA | I2CR_MTX);
 262         writeb(temp, base + (I2CR << reg_shift));
 263         ret = wait_for_sr_state(i2c_bus, ST_BUS_IDLE);
 264         if (ret < 0)
 265                 printf("%s:trigger stop failed\n", __func__);
 266 }
 267
 268 /*
 269  * Send start signal, chip address and
 270  * write register address
 271  */
 272 static int i2c_init_transfer_(struct mxc_i2c_bus *i2c_bus, u8 chip,
 273                               u32 addr, int alen)
 274 {
 275         unsigned int temp;
 276         int ret;
 277         bool quirk = i2c_bus->driver_data & I2C_QUIRK_FLAG ? true : false;
 278         ulong base = i2c_bus->base;
 279         int reg_shift = quirk ? VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 280
 281         /* Reset i2c slave */
 282         i2c_force_reset_slave();
 283
 284         /* Enable I2C controller */
 285         if (quirk)
 286                 ret = readb(base + (I2CR << reg_shift)) & I2CR_IDIS;
 287         else
 288                 ret = !(readb(base + (I2CR << reg_shift)) & I2CR_IEN);
 289
 290         if (ret) {
 291                 writeb(I2CR_IEN, base + (I2CR << reg_shift));
 292                 /* Wait for controller to be stable */
 293                 udelay(50);
 294         }
 295
 296         if (readb(base + (IADR << reg_shift)) == (chip << 1))
 297                 writeb((chip << 1) ^ 2, base + (IADR << reg_shift));
 298         writeb(I2SR_IIF_CLEAR, base + (I2SR << reg_shift));
 299         ret = wait_for_sr_state(i2c_bus, ST_BUS_IDLE);
 300         if (ret < 0)
 301                 return ret;
 302
 303         /* Start I2C transaction */
 304         temp = readb(base + (I2CR << reg_shift));
 305         temp |= I2CR_MSTA;
 306         writeb(temp, base + (I2CR << reg_shift));
 307
 308         ret = wait_for_sr_state(i2c_bus, ST_BUS_BUSY);
 309         if (ret < 0)
 310                 return ret;
 311
 312         temp |= I2CR_MTX | I2CR_TX_NO_AK;
 313         writeb(temp, base + (I2CR << reg_shift));
 314
 315         /* write slave address */
 316         ret = tx_byte(i2c_bus, chip << 1);
 317         if (ret < 0)
 318                 return ret;
 319
 320         while (alen--) {
 321                 ret = tx_byte(i2c_bus, (addr >> (alen * 8)) & 0xff);
 322                 if (ret < 0)
 323                         return ret;
 324         }
 325         return 0;
 326 }
 327
 328 #ifndef CONFIG_DM_I2C
 329 int i2c_idle_bus(struct mxc_i2c_bus *i2c_bus)
 330 {
 331         if (i2c_bus && i2c_bus->idle_bus_fn)
 332                 return i2c_bus->idle_bus_fn(i2c_bus->idle_bus_data);
 333         return 0;
 334 }
 335 #else
 336 /*
 337  * Since pinmux is not supported, implement a weak function here.
 338  * You can implement your i2c_bus_idle in board file. When pinctrl
 339  * is supported, this can be removed.
 340  */
 341 int __i2c_idle_bus(struct mxc_i2c_bus *i2c_bus)
 342 {
 343         return 0;
 344 }
 345
 346 int i2c_idle_bus(struct mxc_i2c_bus *i2c_bus)
 347         __attribute__((weak, alias("__i2c_idle_bus")));
 348 #endif
 349
 350 static int i2c_init_transfer(struct mxc_i2c_bus *i2c_bus, u8 chip,
 351                              u32 addr, int alen)
 352 {
 353         int retry;
 354         int ret;
 355         int reg_shift = i2c_bus->driver_data & I2C_QUIRK_FLAG ?
 356                         VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 357
 358         if (!i2c_bus->base)
 359                 return -ENODEV;
 360
 361         for (retry = 0; retry < 3; retry++) {
 362                 ret = i2c_init_transfer_(i2c_bus, chip, addr, alen);
 363                 if (ret >= 0)
 364                         return 0;
 365                 i2c_imx_stop(i2c_bus);
 366                 if (ret == -ENODEV)
 367                         return ret;
 368
 369                 printf("%s: failed for chip 0x%x retry=%d\n", __func__, chip,
 370                                 retry);
 371                 if (ret != -ERESTART)
 372                         /* Disable controller */
 373                         writeb(I2CR_IDIS, i2c_bus->base + (I2CR << reg_shift));
 374                 udelay(100);
 375                 if (i2c_idle_bus(i2c_bus) < 0)
 376                         break;
 377         }
 378         printf("%s: give up i2c_regs=0x%lx\n", __func__, i2c_bus->base);
 379         return ret;
 380 }
 381
 382
 383 static int i2c_write_data(struct mxc_i2c_bus *i2c_bus, u8 chip, const u8 *buf,
 384                           int len)
 385 {
 386         int i, ret = 0;
 387
 388         debug("i2c_write_data: chip=0x%x, len=0x%x\n", chip, len);
 389         debug("write_data: ");
 390         /* use rc for counter */
 391         for (i = 0; i < len; ++i)
 392                 debug(" 0x%02x", buf[i]);
 393         debug("\n");
 394
 395         for (i = 0; i < len; i++) {
 396                 ret = tx_byte(i2c_bus, buf[i]);
 397                 if (ret < 0) {
 398                         debug("i2c_write_data(): rc=%d\n", ret);
 399                         break;
 400                 }
 401         }
 402
 403         return ret;
 404 }
 405
 406 static int i2c_read_data(struct mxc_i2c_bus *i2c_bus, uchar chip, uchar *buf,
 407                          int len)
 408 {
 409         int ret;
 410         unsigned int temp;
 411         int i;
 412         int reg_shift = i2c_bus->driver_data & I2C_QUIRK_FLAG ?
 413                         VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 414         ulong base = i2c_bus->base;
 415
 416         if (!base)
 417                 return -ENODEV;
 418
 419         debug("i2c_read_data: chip=0x%x, len=0x%x\n", chip, len);
 420
 421         /* setup bus to read data */
 422         temp = readb(base + (I2CR << reg_shift));
 423         temp &= ~(I2CR_MTX | I2CR_TX_NO_AK);
 424         if (len == 1)
 425                 temp |= I2CR_TX_NO_AK;
 426         writeb(temp, base + (I2CR << reg_shift));
 427         writeb(I2SR_IIF_CLEAR, base + (I2SR << reg_shift));
 428         /* dummy read to clear ICF */
 429         readb(base + (I2DR << reg_shift));
 430
 431         /* read data */
 432         for (i = 0; i < len; i++) {
 433                 ret = wait_for_sr_state(i2c_bus, ST_IIF);
 434                 if (ret < 0) {
 435                         debug("i2c_read_data(): ret=%d\n", ret);
 436                         i2c_imx_stop(i2c_bus);
 437                         return ret;
 438                 }
 439
 440                 /*
 441                  * It must generate STOP before read I2DR to prevent
 442                  * controller from generating another clock cycle
 443                  */
 444                 if (i == (len - 1)) {
 445                         i2c_imx_stop(i2c_bus);
 446                 } else if (i == (len - 2)) {
 447                         temp = readb(base + (I2CR << reg_shift));
 448                         temp |= I2CR_TX_NO_AK;
 449                         writeb(temp, base + (I2CR << reg_shift));
 450                 }
 451                 writeb(I2SR_IIF_CLEAR, base + (I2SR << reg_shift));
 452                 buf[i] = readb(base + (I2DR << reg_shift));
 453         }
 454
 455         /* reuse ret for counter*/
 456         for (ret = 0; ret < len; ++ret)
 457                 debug(" 0x%02x", buf[ret]);
 458         debug("\n");
 459
 460         i2c_imx_stop(i2c_bus);
 461         return 0;
 462 }
 463
 464 #ifndef CONFIG_DM_I2C
 465 /*
 466  * Read data from I2C device
 467  */
 468 static int bus_i2c_read(struct mxc_i2c_bus *i2c_bus, u8 chip, u32 addr,
 469                         int alen, u8 *buf, int len)
 470 {
 471         int ret = 0;
 472         u32 temp;
 473         int reg_shift = i2c_bus->driver_data & I2C_QUIRK_FLAG ?
 474                 VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 475         ulong base = i2c_bus->base;
 476
 477         if (!base)
 478                 return -ENODEV;
 479
 480         ret = i2c_init_transfer(i2c_bus, chip, addr, alen);
 481         if (ret < 0)
 482                 return ret;
 483
 484         temp = readb(base + (I2CR << reg_shift));
 485         temp |= I2CR_RSTA;
 486         writeb(temp, base + (I2CR << reg_shift));
 487
 488         ret = tx_byte(i2c_bus, (chip << 1) | 1);
 489         if (ret < 0) {
 490                 i2c_imx_stop(i2c_bus);
 491                 return ret;
 492         }
 493
 494         ret = i2c_read_data(i2c_bus, chip, buf, len);
 495
 496         i2c_imx_stop(i2c_bus);
 497         return ret;
 498 }
 499
 500 /*
 501  * Write data to I2C device
 502  */
 503 static int bus_i2c_write(struct mxc_i2c_bus *i2c_bus, u8 chip, u32 addr,
 504                          int alen, const u8 *buf, int len)
 505 {
 506         int ret = 0;
 507
 508         ret = i2c_init_transfer(i2c_bus, chip, addr, alen);
 509         if (ret < 0)
 510                 return ret;
 511
 512         ret = i2c_write_data(i2c_bus, chip, buf, len);
 513
 514         i2c_imx_stop(i2c_bus);
 515
 516         return ret;
 517 }
 518
 519 #if !defined(I2C2_BASE_ADDR)
 520 #define I2C2_BASE_ADDR  0
 521 #endif
 522
 523 #if !defined(I2C3_BASE_ADDR)
 524 #define I2C3_BASE_ADDR  0
 525 #endif
 526
 527 #if !defined(I2C4_BASE_ADDR)
 528 #define I2C4_BASE_ADDR  0
 529 #endif
 530
 531 static struct mxc_i2c_bus mxc_i2c_buses[] = {
 532 #if defined(CONFIG_SOC_LS102XA) || defined(CONFIG_FSL_LSCH3) || \
 533                 defined(CONFIG_SOC_VF610)
 534         { 0, I2C1_BASE_ADDR, I2C_QUIRK_FLAG },
 535         { 1, I2C2_BASE_ADDR, I2C_QUIRK_FLAG },
 536         { 2, I2C3_BASE_ADDR, I2C_QUIRK_FLAG },
 537         { 3, I2C4_BASE_ADDR, I2C_QUIRK_FLAG },
 538 #else
 539         { 0, I2C1_BASE_ADDR, 0 },
 540         { 1, I2C2_BASE_ADDR, 0 },
 541         { 2, I2C3_BASE_ADDR, 0 },
 542         { 3, I2C4_BASE_ADDR, 0 },
 543 #endif
 544 };
 545
 546 struct mxc_i2c_bus *i2c_get_base(struct i2c_adapter *adap)
 547 {
 548         return &mxc_i2c_buses[adap->hwadapnr];
 549 }
 550
 551 static int mxc_i2c_read(struct i2c_adapter *adap, uint8_t chip,
 552                                 uint addr, int alen, uint8_t *buffer,
 553                                 int len)
 554 {
 555         return bus_i2c_read(i2c_get_base(adap), chip, addr, alen, buffer, len);
 556 }
 557
 558 static int mxc_i2c_write(struct i2c_adapter *adap, uint8_t chip,
 559                                 uint addr, int alen, uint8_t *buffer,
 560                                 int len)
 561 {
 562         return bus_i2c_write(i2c_get_base(adap), chip, addr, alen, buffer, len);
 563 }
 564
 565 /*
 566  * Test if a chip at a given address responds (probe the chip)
 567  */
 568 static int mxc_i2c_probe(struct i2c_adapter *adap, uint8_t chip)
 569 {
 570         return bus_i2c_write(i2c_get_base(adap), chip, 0, 0, NULL, 0);
 571 }
 572
 573 int __enable_i2c_clk(unsigned char enable, unsigned i2c_num)
 574 {
 575         return 1;
 576 }
 577 int enable_i2c_clk(unsigned char enable, unsigned i2c_num)
 578         __attribute__((weak, alias("__enable_i2c_clk")));
 579
 580 void bus_i2c_init(int index, int speed, int unused,
 581                   int (*idle_bus_fn)(void *p), void *idle_bus_data)
 582 {
 583         int ret;
 584
 585         if (index >= ARRAY_SIZE(mxc_i2c_buses)) {
 586                 debug("Error i2c index\n");
 587                 return;
 588         }
 589
 590         mxc_i2c_buses[index].idle_bus_fn = idle_bus_fn;
 591         mxc_i2c_buses[index].idle_bus_data = idle_bus_data;
 592
 593         ret = enable_i2c_clk(1, index);
 594         if (ret < 0) {
 595                 debug("I2C-%d clk fail to enable.\n", index);
 596                 return;
 597         }
 598
 599         bus_i2c_set_bus_speed(&mxc_i2c_buses[index], speed);
 600 }
 601
 602 /*
 603  * Init I2C Bus
 604  */
 605 static void mxc_i2c_init(struct i2c_adapter *adap, int speed, int slaveaddr)
 606 {
 607         bus_i2c_init(adap->hwadapnr, speed, slaveaddr, NULL, NULL);
 608 }
 609
 610 /*
 611  * Set I2C Speed
 612  */
 613 static u32 mxc_i2c_set_bus_speed(struct i2c_adapter *adap, uint speed)
 614 {
 615         return bus_i2c_set_bus_speed(i2c_get_base(adap), speed);
 616 }
 617
 618 /*
 619  * Register mxc i2c adapters
 620  */
 621 U_BOOT_I2C_ADAP_COMPLETE(mxc0, mxc_i2c_init, mxc_i2c_probe,
 622                          mxc_i2c_read, mxc_i2c_write,
 623                          mxc_i2c_set_bus_speed,
 624                          CONFIG_SYS_MXC_I2C1_SPEED,
 625                          CONFIG_SYS_MXC_I2C1_SLAVE, 0)
 626 U_BOOT_I2C_ADAP_COMPLETE(mxc1, mxc_i2c_init, mxc_i2c_probe,
 627                          mxc_i2c_read, mxc_i2c_write,
 628                          mxc_i2c_set_bus_speed,
 629                          CONFIG_SYS_MXC_I2C2_SPEED,
 630                          CONFIG_SYS_MXC_I2C2_SLAVE, 1)
 631 #ifdef CONFIG_SYS_I2C_MXC_I2C3
 632 U_BOOT_I2C_ADAP_COMPLETE(mxc2, mxc_i2c_init, mxc_i2c_probe,
 633                          mxc_i2c_read, mxc_i2c_write,
 634                          mxc_i2c_set_bus_speed,
 635                          CONFIG_SYS_MXC_I2C3_SPEED,
 636                          CONFIG_SYS_MXC_I2C3_SLAVE, 2)
 637 #endif
 638
 639 #ifdef CONFIG_SYS_I2C_MXC_I2C4
 640 U_BOOT_I2C_ADAP_COMPLETE(mxc3, mxc_i2c_init, mxc_i2c_probe,
 641                          mxc_i2c_read, mxc_i2c_write,
 642                          mxc_i2c_set_bus_speed,
 643                          CONFIG_SYS_MXC_I2C4_SPEED,
 644                          CONFIG_SYS_MXC_I2C4_SLAVE, 3)
 645 #endif
 646
 647 #else
 648
 649 static int mxc_i2c_set_bus_speed(struct udevice *bus, unsigned int speed)
 650 {
 651         struct mxc_i2c_bus *i2c_bus = dev_get_priv(bus);
 652
 653         return bus_i2c_set_bus_speed(i2c_bus, speed);
 654 }
 655
 656 static int mxc_i2c_probe(struct udevice *bus)
 657 {
 658         struct mxc_i2c_bus *i2c_bus = dev_get_priv(bus);
 659         fdt_addr_t addr;
 660         int ret;
 661
 662         i2c_bus->driver_data = dev_get_driver_data(bus);
 663
 664         addr = dev_get_addr(bus);
 665         if (addr == FDT_ADDR_T_NONE)
 666                 return -ENODEV;
 667
 668         i2c_bus->base = addr;
 669         i2c_bus->index = bus->seq;
 670
 671         /* Enable clk */
 672         ret = enable_i2c_clk(1, bus->seq);
 673         if (ret < 0)
 674                 return ret;
 675
 676         ret = i2c_idle_bus(i2c_bus);
 677         if (ret < 0) {
 678                 /* Disable clk */
 679                 enable_i2c_clk(0, bus->seq);
 680                 return ret;
 681         }
 682
 683         /*
 684          * Pinmux settings are in board file now, until pinmux is supported,
 685          * we can set pinmux here in probe function.
 686          */
 687
 688         debug("i2c : controller bus %d at %lu , speed %d: ",
 689               bus->seq, i2c_bus->base,
 690               i2c_bus->speed);
 691
 692         return 0;
 693 }
 694
 695 static int mxc_i2c_probe_chip(struct udevice *bus, u32 chip_addr,
 696                               u32 chip_flags)
 697 {
 698         int ret;
 699         struct mxc_i2c_bus *i2c_bus = dev_get_priv(bus);
 700
 701         ret = i2c_init_transfer(i2c_bus, chip_addr, 0, 0);
 702         if (ret < 0) {
 703                 debug("%s failed, ret = %d\n", __func__, ret);
 704                 return ret;
 705         }
 706
 707         i2c_imx_stop(i2c_bus);
 708
 709         return 0;
 710 }
 711
 712 static int mxc_i2c_xfer(struct udevice *bus, struct i2c_msg *msg, int nmsgs)
 713 {
 714         struct mxc_i2c_bus *i2c_bus = dev_get_priv(bus);
 715         int ret = 0;
 716         ulong base = i2c_bus->base;
 717         int reg_shift = i2c_bus->driver_data & I2C_QUIRK_FLAG ?
 718                 VF610_I2C_REGSHIFT : IMX_I2C_REGSHIFT;
 719
 720         /*
 721          * Here the 3rd parameter addr and the 4th one alen are set to 0,
 722          * because here we only want to send out chip address. The register
 723          * address is wrapped in msg.
 724          */
 725         ret = i2c_init_transfer(i2c_bus, msg->addr, 0, 0);
 726         if (ret < 0) {
 727                 debug("i2c_init_transfer error: %d\n", ret);
 728                 return ret;
 729         }
 730
 731         for (; nmsgs > 0; nmsgs--, msg++) {
 732                 bool next_is_read = nmsgs > 1 && (msg[1].flags & I2C_M_RD);
 733                 debug("i2c_xfer: chip=0x%x, len=0x%x\n", msg->addr, msg->len);
 734                 if (msg->flags & I2C_M_RD)
 735                         ret = i2c_read_data(i2c_bus, msg->addr, msg->buf,
 736                                             msg->len);
 737                 else {
 738                         ret = i2c_write_data(i2c_bus, msg->addr, msg->buf,
 739                                              msg->len);
 740                         if (ret)
 741                                 break;
 742                         if (next_is_read) {
 743                                 /* Reuse ret */
 744                                 ret = readb(base + (I2CR << reg_shift));
 745                                 ret |= I2CR_RSTA;
 746                                 writeb(ret, base + (I2CR << reg_shift));
 747
 748                                 ret = tx_byte(i2c_bus, (msg->addr << 1) | 1);
 749                                 if (ret < 0) {
 750                                         i2c_imx_stop(i2c_bus);
 751                                         break;
 752                                 }
 753                         }
 754                 }
 755         }
 756
 757         if (ret)
 758                 debug("i2c_write: error sending\n");
 759
 760         i2c_imx_stop(i2c_bus);
 761
 762         return ret;
 763 }
 764
 765 static const struct dm_i2c_ops mxc_i2c_ops = {
 766         .xfer           = mxc_i2c_xfer,
 767         .probe_chip     = mxc_i2c_probe_chip,
 768         .set_bus_speed  = mxc_i2c_set_bus_speed,
 769 };
 770
 771 static const struct udevice_id mxc_i2c_ids[] = {
 772         { .compatible = "fsl,imx21-i2c", },
 773         { .compatible = "fsl,vf610-i2c", .data = I2C_QUIRK_FLAG, },
 774         {}
 775 };
 776
 777 U_BOOT_DRIVER(i2c_mxc) = {
 778         .name = "i2c_mxc",
 779         .id = UCLASS_I2C,
 780         .of_match = mxc_i2c_ids,
 781         .probe = mxc_i2c_probe,
 782         .priv_auto_alloc_size = sizeof(struct mxc_i2c_bus),
 783         .ops = &mxc_i2c_ops,
 784 };
 785 #endif