c47485a969cd1d009ed33bb0f5f641345649eb4c
[karo-tx-uboot.git] / drivers / net / rtl8169.c
1 /*
2  * rtl8169.c : U-Boot driver for the RealTek RTL8169
3  *
4  * Masami Komiya (mkomiya@sonare.it)
5  *
6  * Most part is taken from r8169.c of etherboot
7  *
8  */
9
10 /**************************************************************************
11 *    r8169.c: Etherboot device driver for the RealTek RTL-8169 Gigabit
12 *    Written 2003 by Timothy Legge <tlegge@rogers.com>
13 *
14  * SPDX-License-Identifier:     GPL-2.0+
15 *
16 *    Portions of this code based on:
17 *       r8169.c: A RealTek RTL-8169 Gigabit Ethernet driver
18 *               for Linux kernel 2.4.x.
19 *
20 *    Written 2002 ShuChen <shuchen@realtek.com.tw>
21 *         See Linux Driver for full information
22 *
23 *    Linux Driver Version 1.27a, 10.02.2002
24 *
25 *    Thanks to:
26 *       Jean Chen of RealTek Semiconductor Corp. for
27 *       providing the evaluation NIC used to develop
28 *       this driver.  RealTek's support for Etherboot
29 *       is appreciated.
30 *
31 *    REVISION HISTORY:
32 *    ================
33 *
34 *    v1.0       11-26-2003      timlegge        Initial port of Linux driver
35 *    v1.5       01-17-2004      timlegge        Initial driver output cleanup
36 *
37 *    Indent Options: indent -kr -i8
38 ***************************************************************************/
39 /*
40  * 26 August 2006 Mihai Georgian <u-boot@linuxnotincluded.org.uk>
41  * Modified to use le32_to_cpu and cpu_to_le32 properly
42  */
43 #include <common.h>
44 #include <malloc.h>
45 #include <net.h>
46 #include <netdev.h>
47 #include <asm/io.h>
48 #include <pci.h>
49
50 #undef DEBUG_RTL8169
51 #undef DEBUG_RTL8169_TX
52 #undef DEBUG_RTL8169_RX
53
54 #define drv_version "v1.5"
55 #define drv_date "01-17-2004"
56
57 static u32 ioaddr;
58
59 /* Condensed operations for readability. */
60 #define currticks()     get_timer(0)
61
62 /* media options */
63 #define MAX_UNITS 8
64 static int media[MAX_UNITS] = { -1, -1, -1, -1, -1, -1, -1, -1 };
65
66 /* MAC address length*/
67 #define MAC_ADDR_LEN    6
68
69 /* max supported gigabit ethernet frame size -- must be at least (dev->mtu+14+4).*/
70 #define MAX_ETH_FRAME_SIZE      1536
71
72 #define TX_FIFO_THRESH 256      /* In bytes */
73
74 #define RX_FIFO_THRESH  7       /* 7 means NO threshold, Rx buffer level before first PCI xfer.  */
75 #define RX_DMA_BURST    6       /* Maximum PCI burst, '6' is 1024 */
76 #define TX_DMA_BURST    6       /* Maximum PCI burst, '6' is 1024 */
77 #define EarlyTxThld     0x3F    /* 0x3F means NO early transmit */
78 #define RxPacketMaxSize 0x0800  /* Maximum size supported is 16K-1 */
79 #define InterFrameGap   0x03    /* 3 means InterFrameGap = the shortest one */
80
81 #define NUM_TX_DESC     1       /* Number of Tx descriptor registers */
82 #define NUM_RX_DESC     4       /* Number of Rx descriptor registers */
83 #define RX_BUF_SIZE     1536    /* Rx Buffer size */
84 #define RX_BUF_LEN      8192
85
86 #define RTL_MIN_IO_SIZE 0x80
87 #define TX_TIMEOUT  (6*HZ)
88
89 /* write/read MMIO register. Notice: {read,write}[wl] do the necessary swapping */
90 #define RTL_W8(reg, val8)       writeb ((val8), ioaddr + (reg))
91 #define RTL_W16(reg, val16)     writew ((val16), ioaddr + (reg))
92 #define RTL_W32(reg, val32)     writel ((val32), ioaddr + (reg))
93 #define RTL_R8(reg)             readb (ioaddr + (reg))
94 #define RTL_R16(reg)            readw (ioaddr + (reg))
95 #define RTL_R32(reg)            ((unsigned long) readl (ioaddr + (reg)))
96
97 #define ETH_FRAME_LEN   MAX_ETH_FRAME_SIZE
98 #define ETH_ALEN        MAC_ADDR_LEN
99 #define ETH_ZLEN        60
100
101 #define bus_to_phys(a)  pci_mem_to_phys((pci_dev_t)dev->priv, (pci_addr_t)a)
102 #define phys_to_bus(a)  pci_phys_to_mem((pci_dev_t)dev->priv, (phys_addr_t)a)
103
104 enum RTL8169_registers {
105         MAC0 = 0,               /* Ethernet hardware address. */
106         MAR0 = 8,               /* Multicast filter. */
107         TxDescStartAddrLow = 0x20,
108         TxDescStartAddrHigh = 0x24,
109         TxHDescStartAddrLow = 0x28,
110         TxHDescStartAddrHigh = 0x2c,
111         FLASH = 0x30,
112         ERSR = 0x36,
113         ChipCmd = 0x37,
114         TxPoll = 0x38,
115         IntrMask = 0x3C,
116         IntrStatus = 0x3E,
117         TxConfig = 0x40,
118         RxConfig = 0x44,
119         RxMissed = 0x4C,
120         Cfg9346 = 0x50,
121         Config0 = 0x51,
122         Config1 = 0x52,
123         Config2 = 0x53,
124         Config3 = 0x54,
125         Config4 = 0x55,
126         Config5 = 0x56,
127         MultiIntr = 0x5C,
128         PHYAR = 0x60,
129         TBICSR = 0x64,
130         TBI_ANAR = 0x68,
131         TBI_LPAR = 0x6A,
132         PHYstatus = 0x6C,
133         RxMaxSize = 0xDA,
134         CPlusCmd = 0xE0,
135         RxDescStartAddrLow = 0xE4,
136         RxDescStartAddrHigh = 0xE8,
137         EarlyTxThres = 0xEC,
138         FuncEvent = 0xF0,
139         FuncEventMask = 0xF4,
140         FuncPresetState = 0xF8,
141         FuncForceEvent = 0xFC,
142 };
143
144 enum RTL8169_register_content {
145         /*InterruptStatusBits */
146         SYSErr = 0x8000,
147         PCSTimeout = 0x4000,
148         SWInt = 0x0100,
149         TxDescUnavail = 0x80,
150         RxFIFOOver = 0x40,
151         RxUnderrun = 0x20,
152         RxOverflow = 0x10,
153         TxErr = 0x08,
154         TxOK = 0x04,
155         RxErr = 0x02,
156         RxOK = 0x01,
157
158         /*RxStatusDesc */
159         RxRES = 0x00200000,
160         RxCRC = 0x00080000,
161         RxRUNT = 0x00100000,
162         RxRWT = 0x00400000,
163
164         /*ChipCmdBits */
165         CmdReset = 0x10,
166         CmdRxEnb = 0x08,
167         CmdTxEnb = 0x04,
168         RxBufEmpty = 0x01,
169
170         /*Cfg9346Bits */
171         Cfg9346_Lock = 0x00,
172         Cfg9346_Unlock = 0xC0,
173
174         /*rx_mode_bits */
175         AcceptErr = 0x20,
176         AcceptRunt = 0x10,
177         AcceptBroadcast = 0x08,
178         AcceptMulticast = 0x04,
179         AcceptMyPhys = 0x02,
180         AcceptAllPhys = 0x01,
181
182         /*RxConfigBits */
183         RxCfgFIFOShift = 13,
184         RxCfgDMAShift = 8,
185
186         /*TxConfigBits */
187         TxInterFrameGapShift = 24,
188         TxDMAShift = 8,         /* DMA burst value (0-7) is shift this many bits */
189
190         /*rtl8169_PHYstatus */
191         TBI_Enable = 0x80,
192         TxFlowCtrl = 0x40,
193         RxFlowCtrl = 0x20,
194         _1000bpsF = 0x10,
195         _100bps = 0x08,
196         _10bps = 0x04,
197         LinkStatus = 0x02,
198         FullDup = 0x01,
199
200         /*GIGABIT_PHY_registers */
201         PHY_CTRL_REG = 0,
202         PHY_STAT_REG = 1,
203         PHY_AUTO_NEGO_REG = 4,
204         PHY_1000_CTRL_REG = 9,
205
206         /*GIGABIT_PHY_REG_BIT */
207         PHY_Restart_Auto_Nego = 0x0200,
208         PHY_Enable_Auto_Nego = 0x1000,
209
210         /* PHY_STAT_REG = 1; */
211         PHY_Auto_Nego_Comp = 0x0020,
212
213         /* PHY_AUTO_NEGO_REG = 4; */
214         PHY_Cap_10_Half = 0x0020,
215         PHY_Cap_10_Full = 0x0040,
216         PHY_Cap_100_Half = 0x0080,
217         PHY_Cap_100_Full = 0x0100,
218
219         /* PHY_1000_CTRL_REG = 9; */
220         PHY_Cap_1000_Full = 0x0200,
221
222         PHY_Cap_Null = 0x0,
223
224         /*_MediaType*/
225         _10_Half = 0x01,
226         _10_Full = 0x02,
227         _100_Half = 0x04,
228         _100_Full = 0x08,
229         _1000_Full = 0x10,
230
231         /*_TBICSRBit*/
232         TBILinkOK = 0x02000000,
233 };
234
235 static struct {
236         const char *name;
237         u8 version;             /* depend on RTL8169 docs */
238         u32 RxConfigMask;       /* should clear the bits supported by this chip */
239 } rtl_chip_info[] = {
240         {"RTL-8169", 0x00, 0xff7e1880,},
241         {"RTL-8169", 0x04, 0xff7e1880,},
242         {"RTL-8169", 0x00, 0xff7e1880,},
243         {"RTL-8169s/8110s",     0x02, 0xff7e1880,},
244         {"RTL-8169s/8110s",     0x04, 0xff7e1880,},
245         {"RTL-8169sb/8110sb",   0x10, 0xff7e1880,},
246         {"RTL-8169sc/8110sc",   0x18, 0xff7e1880,},
247         {"RTL-8168b/8111sb",    0x30, 0xff7e1880,},
248         {"RTL-8168b/8111sb",    0x38, 0xff7e1880,},
249         {"RTL-8168evl/8111evl", 0x2e, 0xff7e1880,},
250         {"RTL-8101e",           0x34, 0xff7e1880,},
251         {"RTL-8100e",           0x32, 0xff7e1880,},
252 };
253
254 enum _DescStatusBit {
255         OWNbit = 0x80000000,
256         EORbit = 0x40000000,
257         FSbit = 0x20000000,
258         LSbit = 0x10000000,
259 };
260
261 struct TxDesc {
262         u32 status;
263         u32 vlan_tag;
264         u32 buf_addr;
265         u32 buf_Haddr;
266 };
267
268 struct RxDesc {
269         u32 status;
270         u32 vlan_tag;
271         u32 buf_addr;
272         u32 buf_Haddr;
273 };
274
275 /* Define the TX Descriptor */
276 static u8 tx_ring[NUM_TX_DESC * sizeof(struct TxDesc) + 256];
277 /*      __attribute__ ((aligned(256))); */
278
279 /* Create a static buffer of size RX_BUF_SZ for each
280 TX Descriptor.  All descriptors point to a
281 part of this buffer */
282 static unsigned char txb[NUM_TX_DESC * RX_BUF_SIZE];
283
284 /* Define the RX Descriptor */
285 static u8 rx_ring[NUM_RX_DESC * sizeof(struct TxDesc) + 256];
286   /*  __attribute__ ((aligned(256))); */
287
288 /* Create a static buffer of size RX_BUF_SZ for each
289 RX Descriptor   All descriptors point to a
290 part of this buffer */
291 static unsigned char rxb[NUM_RX_DESC * RX_BUF_SIZE];
292
293 struct rtl8169_private {
294         void *mmio_addr;        /* memory map physical address */
295         int chipset;
296         unsigned long cur_rx;   /* Index into the Rx descriptor buffer of next Rx pkt. */
297         unsigned long cur_tx;   /* Index into the Tx descriptor buffer of next Rx pkt. */
298         unsigned long dirty_tx;
299         unsigned char *TxDescArrays;    /* Index of Tx Descriptor buffer */
300         unsigned char *RxDescArrays;    /* Index of Rx Descriptor buffer */
301         struct TxDesc *TxDescArray;     /* Index of 256-alignment Tx Descriptor buffer */
302         struct RxDesc *RxDescArray;     /* Index of 256-alignment Rx Descriptor buffer */
303         unsigned char *RxBufferRings;   /* Index of Rx Buffer  */
304         unsigned char *RxBufferRing[NUM_RX_DESC];       /* Index of Rx Buffer array */
305         unsigned char *Tx_skbuff[NUM_TX_DESC];
306 } tpx;
307
308 static struct rtl8169_private *tpc;
309
310 static const u16 rtl8169_intr_mask =
311     SYSErr | PCSTimeout | RxUnderrun | RxOverflow | RxFIFOOver | TxErr |
312     TxOK | RxErr | RxOK;
313 static const unsigned int rtl8169_rx_config =
314     (RX_FIFO_THRESH << RxCfgFIFOShift) | (RX_DMA_BURST << RxCfgDMAShift);
315
316 static struct pci_device_id supported[] = {
317         {PCI_VENDOR_ID_REALTEK, 0x8167},
318         {PCI_VENDOR_ID_REALTEK, 0x8169},
319         {}
320 };
321
322 void mdio_write(int RegAddr, int value)
323 {
324         int i;
325
326         RTL_W32(PHYAR, 0x80000000 | (RegAddr & 0xFF) << 16 | value);
327         udelay(1000);
328
329         for (i = 2000; i > 0; i--) {
330                 /* Check if the RTL8169 has completed writing to the specified MII register */
331                 if (!(RTL_R32(PHYAR) & 0x80000000)) {
332                         break;
333                 } else {
334                         udelay(100);
335                 }
336         }
337 }
338
339 int mdio_read(int RegAddr)
340 {
341         int i, value = -1;
342
343         RTL_W32(PHYAR, 0x0 | (RegAddr & 0xFF) << 16);
344         udelay(1000);
345
346         for (i = 2000; i > 0; i--) {
347                 /* Check if the RTL8169 has completed retrieving data from the specified MII register */
348                 if (RTL_R32(PHYAR) & 0x80000000) {
349                         value = (int) (RTL_R32(PHYAR) & 0xFFFF);
350                         break;
351                 } else {
352                         udelay(100);
353                 }
354         }
355         return value;
356 }
357
358 static int rtl8169_init_board(struct eth_device *dev)
359 {
360         int i;
361         u32 tmp;
362
363 #ifdef DEBUG_RTL8169
364         printf ("%s\n", __FUNCTION__);
365 #endif
366         ioaddr = dev->iobase;
367
368         /* Soft reset the chip. */
369         RTL_W8(ChipCmd, CmdReset);
370
371         /* Check that the chip has finished the reset. */
372         for (i = 1000; i > 0; i--)
373                 if ((RTL_R8(ChipCmd) & CmdReset) == 0)
374                         break;
375                 else
376                         udelay(10);
377
378         /* identify chip attached to board */
379         tmp = RTL_R32(TxConfig);
380         tmp = ((tmp & 0x7c000000) + ((tmp & 0x00800000) << 2)) >> 24;
381
382         for (i = ARRAY_SIZE(rtl_chip_info) - 1; i >= 0; i--){
383                 if (tmp == rtl_chip_info[i].version) {
384                         tpc->chipset = i;
385                         goto match;
386                 }
387         }
388
389         /* if unknown chip, assume array element #0, original RTL-8169 in this case */
390         printf("PCI device %s: unknown chip version, assuming RTL-8169\n", dev->name);
391         printf("PCI device: TxConfig = 0x%lX\n", (unsigned long) RTL_R32(TxConfig));
392         tpc->chipset = 0;
393
394 match:
395         return 0;
396 }
397
398 /*
399  * Cache maintenance functions. These are simple wrappers around the more
400  * general purpose flush_cache() and invalidate_dcache_range() functions.
401  */
402
403 static void rtl_inval_rx_desc(struct RxDesc *desc)
404 {
405         unsigned long start = (unsigned long)desc & ~(ARCH_DMA_MINALIGN - 1);
406         unsigned long end = ALIGN(start + sizeof(*desc), ARCH_DMA_MINALIGN);
407
408         invalidate_dcache_range(start, end);
409 }
410
411 static void rtl_flush_rx_desc(struct RxDesc *desc)
412 {
413         flush_cache((unsigned long)desc, sizeof(*desc));
414 }
415
416 static void rtl_inval_tx_desc(struct TxDesc *desc)
417 {
418         unsigned long start = (unsigned long)desc & ~(ARCH_DMA_MINALIGN - 1);
419         unsigned long end = ALIGN(start + sizeof(*desc), ARCH_DMA_MINALIGN);
420
421         invalidate_dcache_range(start, end);
422 }
423
424 static void rtl_flush_tx_desc(struct TxDesc *desc)
425 {
426         flush_cache((unsigned long)desc, sizeof(*desc));
427 }
428
429 static void rtl_inval_buffer(void *buf, size_t size)
430 {
431         unsigned long start = (unsigned long)buf & ~(ARCH_DMA_MINALIGN - 1);
432         unsigned long end = ALIGN(start + size, ARCH_DMA_MINALIGN);
433
434         invalidate_dcache_range(start, end);
435 }
436
437 static void rtl_flush_buffer(void *buf, size_t size)
438 {
439         flush_cache((unsigned long)buf, size);
440 }
441
442 /**************************************************************************
443 RECV - Receive a frame
444 ***************************************************************************/
445 static int rtl_recv(struct eth_device *dev)
446 {
447         /* return true if there's an ethernet packet ready to read */
448         /* nic->packet should contain data on return */
449         /* nic->packetlen should contain length of data */
450         int cur_rx;
451         int length = 0;
452
453 #ifdef DEBUG_RTL8169_RX
454         printf ("%s\n", __FUNCTION__);
455 #endif
456         ioaddr = dev->iobase;
457
458         cur_rx = tpc->cur_rx;
459
460         rtl_inval_rx_desc(&tpc->RxDescArray[cur_rx]);
461
462         if ((le32_to_cpu(tpc->RxDescArray[cur_rx].status) & OWNbit) == 0) {
463                 if (!(le32_to_cpu(tpc->RxDescArray[cur_rx].status) & RxRES)) {
464                         unsigned char rxdata[RX_BUF_LEN];
465                         length = (int) (le32_to_cpu(tpc->RxDescArray[cur_rx].
466                                                 status) & 0x00001FFF) - 4;
467
468                         rtl_inval_buffer(tpc->RxBufferRing[cur_rx], length);
469                         memcpy(rxdata, tpc->RxBufferRing[cur_rx], length);
470                         NetReceive(rxdata, length);
471
472                         if (cur_rx == NUM_RX_DESC - 1)
473                                 tpc->RxDescArray[cur_rx].status =
474                                         cpu_to_le32((OWNbit | EORbit) + RX_BUF_SIZE);
475                         else
476                                 tpc->RxDescArray[cur_rx].status =
477                                         cpu_to_le32(OWNbit + RX_BUF_SIZE);
478                         tpc->RxDescArray[cur_rx].buf_addr =
479                                 cpu_to_le32(bus_to_phys(tpc->RxBufferRing[cur_rx]));
480                         rtl_flush_rx_desc(&tpc->RxDescArray[cur_rx]);
481                 } else {
482                         puts("Error Rx");
483                 }
484                 cur_rx = (cur_rx + 1) % NUM_RX_DESC;
485                 tpc->cur_rx = cur_rx;
486                 return 1;
487
488         } else {
489                 ushort sts = RTL_R8(IntrStatus);
490                 RTL_W8(IntrStatus, sts & ~(TxErr | RxErr | SYSErr));
491                 udelay(100);    /* wait */
492         }
493         tpc->cur_rx = cur_rx;
494         return (0);             /* initially as this is called to flush the input */
495 }
496
497 #define HZ 1000
498 /**************************************************************************
499 SEND - Transmit a frame
500 ***************************************************************************/
501 static int rtl_send(struct eth_device *dev, void *packet, int length)
502 {
503         /* send the packet to destination */
504
505         u32 to;
506         u8 *ptxb;
507         int entry = tpc->cur_tx % NUM_TX_DESC;
508         u32 len = length;
509         int ret;
510
511 #ifdef DEBUG_RTL8169_TX
512         int stime = currticks();
513         printf ("%s\n", __FUNCTION__);
514         printf("sending %d bytes\n", len);
515 #endif
516
517         ioaddr = dev->iobase;
518
519         /* point to the current txb incase multiple tx_rings are used */
520         ptxb = tpc->Tx_skbuff[entry * MAX_ETH_FRAME_SIZE];
521         memcpy(ptxb, (char *)packet, (int)length);
522         rtl_flush_buffer(ptxb, length);
523
524         while (len < ETH_ZLEN)
525                 ptxb[len++] = '\0';
526
527         tpc->TxDescArray[entry].buf_Haddr = 0;
528         tpc->TxDescArray[entry].buf_addr = cpu_to_le32(bus_to_phys(ptxb));
529         if (entry != (NUM_TX_DESC - 1)) {
530                 tpc->TxDescArray[entry].status =
531                         cpu_to_le32((OWNbit | FSbit | LSbit) |
532                                     ((len > ETH_ZLEN) ? len : ETH_ZLEN));
533         } else {
534                 tpc->TxDescArray[entry].status =
535                         cpu_to_le32((OWNbit | EORbit | FSbit | LSbit) |
536                                     ((len > ETH_ZLEN) ? len : ETH_ZLEN));
537         }
538         rtl_flush_tx_desc(&tpc->TxDescArray[entry]);
539         RTL_W8(TxPoll, 0x40);   /* set polling bit */
540
541         tpc->cur_tx++;
542         to = currticks() + TX_TIMEOUT;
543         do {
544                 rtl_inval_tx_desc(&tpc->TxDescArray[entry]);
545         } while ((le32_to_cpu(tpc->TxDescArray[entry].status) & OWNbit)
546                                 && (currticks() < to)); /* wait */
547
548         if (currticks() >= to) {
549 #ifdef DEBUG_RTL8169_TX
550                 puts("tx timeout/error\n");
551                 printf("%s elapsed time : %lu\n", __func__, currticks()-stime);
552 #endif
553                 ret = 0;
554         } else {
555 #ifdef DEBUG_RTL8169_TX
556                 puts("tx done\n");
557 #endif
558                 ret = length;
559         }
560         /* Delay to make net console (nc) work properly */
561         udelay(20);
562         return ret;
563 }
564
565 static void rtl8169_set_rx_mode(struct eth_device *dev)
566 {
567         u32 mc_filter[2];       /* Multicast hash filter */
568         int rx_mode;
569         u32 tmp = 0;
570
571 #ifdef DEBUG_RTL8169
572         printf ("%s\n", __FUNCTION__);
573 #endif
574
575         /* IFF_ALLMULTI */
576         /* Too many to filter perfectly -- accept all multicasts. */
577         rx_mode = AcceptBroadcast | AcceptMulticast | AcceptMyPhys;
578         mc_filter[1] = mc_filter[0] = 0xffffffff;
579
580         tmp = rtl8169_rx_config | rx_mode | (RTL_R32(RxConfig) &
581                                    rtl_chip_info[tpc->chipset].RxConfigMask);
582
583         RTL_W32(RxConfig, tmp);
584         RTL_W32(MAR0 + 0, mc_filter[0]);
585         RTL_W32(MAR0 + 4, mc_filter[1]);
586 }
587
588 static void rtl8169_hw_start(struct eth_device *dev)
589 {
590         u32 i;
591
592 #ifdef DEBUG_RTL8169
593         int stime = currticks();
594         printf ("%s\n", __FUNCTION__);
595 #endif
596
597 #if 0
598         /* Soft reset the chip. */
599         RTL_W8(ChipCmd, CmdReset);
600
601         /* Check that the chip has finished the reset. */
602         for (i = 1000; i > 0; i--) {
603                 if ((RTL_R8(ChipCmd) & CmdReset) == 0)
604                         break;
605                 else
606                         udelay(10);
607         }
608 #endif
609
610         RTL_W8(Cfg9346, Cfg9346_Unlock);
611
612         /* RTL-8169sb/8110sb or previous version */
613         if (tpc->chipset <= 5)
614                 RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
615
616         RTL_W8(EarlyTxThres, EarlyTxThld);
617
618         /* For gigabit rtl8169 */
619         RTL_W16(RxMaxSize, RxPacketMaxSize);
620
621         /* Set Rx Config register */
622         i = rtl8169_rx_config | (RTL_R32(RxConfig) &
623                                  rtl_chip_info[tpc->chipset].RxConfigMask);
624         RTL_W32(RxConfig, i);
625
626         /* Set DMA burst size and Interframe Gap Time */
627         RTL_W32(TxConfig, (TX_DMA_BURST << TxDMAShift) |
628                                 (InterFrameGap << TxInterFrameGapShift));
629
630
631         tpc->cur_rx = 0;
632
633         RTL_W32(TxDescStartAddrLow, bus_to_phys(tpc->TxDescArray));
634         RTL_W32(TxDescStartAddrHigh, (unsigned long)0);
635         RTL_W32(RxDescStartAddrLow, bus_to_phys(tpc->RxDescArray));
636         RTL_W32(RxDescStartAddrHigh, (unsigned long)0);
637
638         /* RTL-8169sc/8110sc or later version */
639         if (tpc->chipset > 5)
640                 RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
641
642         RTL_W8(Cfg9346, Cfg9346_Lock);
643         udelay(10);
644
645         RTL_W32(RxMissed, 0);
646
647         rtl8169_set_rx_mode(dev);
648
649         /* no early-rx interrupts */
650         RTL_W16(MultiIntr, RTL_R16(MultiIntr) & 0xF000);
651
652 #ifdef DEBUG_RTL8169
653         printf("%s elapsed time : %lu\n", __func__, currticks()-stime);
654 #endif
655 }
656
657 static void rtl8169_init_ring(struct eth_device *dev)
658 {
659         int i;
660
661 #ifdef DEBUG_RTL8169
662         int stime = currticks();
663         printf ("%s\n", __FUNCTION__);
664 #endif
665
666         tpc->cur_rx = 0;
667         tpc->cur_tx = 0;
668         tpc->dirty_tx = 0;
669         memset(tpc->TxDescArray, 0x0, NUM_TX_DESC * sizeof(struct TxDesc));
670         memset(tpc->RxDescArray, 0x0, NUM_RX_DESC * sizeof(struct RxDesc));
671
672         for (i = 0; i < NUM_TX_DESC; i++) {
673                 tpc->Tx_skbuff[i] = &txb[i];
674         }
675
676         for (i = 0; i < NUM_RX_DESC; i++) {
677                 if (i == (NUM_RX_DESC - 1))
678                         tpc->RxDescArray[i].status =
679                                 cpu_to_le32((OWNbit | EORbit) + RX_BUF_SIZE);
680                 else
681                         tpc->RxDescArray[i].status =
682                                 cpu_to_le32(OWNbit + RX_BUF_SIZE);
683
684                 tpc->RxBufferRing[i] = &rxb[i * RX_BUF_SIZE];
685                 tpc->RxDescArray[i].buf_addr =
686                         cpu_to_le32(bus_to_phys(tpc->RxBufferRing[i]));
687                 rtl_flush_rx_desc(&tpc->RxDescArray[i]);
688         }
689
690 #ifdef DEBUG_RTL8169
691         printf("%s elapsed time : %lu\n", __func__, currticks()-stime);
692 #endif
693 }
694
695 /**************************************************************************
696 RESET - Finish setting up the ethernet interface
697 ***************************************************************************/
698 static int rtl_reset(struct eth_device *dev, bd_t *bis)
699 {
700         int i;
701
702 #ifdef DEBUG_RTL8169
703         int stime = currticks();
704         printf ("%s\n", __FUNCTION__);
705 #endif
706
707         tpc->TxDescArrays = tx_ring;
708         /* Tx Desscriptor needs 256 bytes alignment; */
709         tpc->TxDescArray = (struct TxDesc *) ((unsigned long)(tpc->TxDescArrays +
710                                                               255) & ~255);
711
712         tpc->RxDescArrays = rx_ring;
713         /* Rx Desscriptor needs 256 bytes alignment; */
714         tpc->RxDescArray = (struct RxDesc *) ((unsigned long)(tpc->RxDescArrays +
715                                                               255) & ~255);
716
717         rtl8169_init_ring(dev);
718         rtl8169_hw_start(dev);
719         /* Construct a perfect filter frame with the mac address as first match
720          * and broadcast for all others */
721         for (i = 0; i < 192; i++)
722                 txb[i] = 0xFF;
723
724         txb[0] = dev->enetaddr[0];
725         txb[1] = dev->enetaddr[1];
726         txb[2] = dev->enetaddr[2];
727         txb[3] = dev->enetaddr[3];
728         txb[4] = dev->enetaddr[4];
729         txb[5] = dev->enetaddr[5];
730
731 #ifdef DEBUG_RTL8169
732         printf("%s elapsed time : %lu\n", __func__, currticks()-stime);
733 #endif
734         return 0;
735 }
736
737 /**************************************************************************
738 HALT - Turn off ethernet interface
739 ***************************************************************************/
740 static void rtl_halt(struct eth_device *dev)
741 {
742         int i;
743
744 #ifdef DEBUG_RTL8169
745         printf ("%s\n", __FUNCTION__);
746 #endif
747
748         ioaddr = dev->iobase;
749
750         /* Stop the chip's Tx and Rx DMA processes. */
751         RTL_W8(ChipCmd, 0x00);
752
753         /* Disable interrupts by clearing the interrupt mask. */
754         RTL_W16(IntrMask, 0x0000);
755
756         RTL_W32(RxMissed, 0);
757
758         tpc->TxDescArrays = NULL;
759         tpc->RxDescArrays = NULL;
760         tpc->TxDescArray = NULL;
761         tpc->RxDescArray = NULL;
762         for (i = 0; i < NUM_RX_DESC; i++) {
763                 tpc->RxBufferRing[i] = NULL;
764         }
765 }
766
767 /**************************************************************************
768 INIT - Look for an adapter, this routine's visible to the outside
769 ***************************************************************************/
770
771 #define board_found 1
772 #define valid_link 0
773 static int rtl_init(struct eth_device *dev, bd_t *bis)
774 {
775         static int board_idx = -1;
776         int i, rc;
777         int option = -1, Cap10_100 = 0, Cap1000 = 0;
778
779 #ifdef DEBUG_RTL8169
780         printf ("%s\n", __FUNCTION__);
781 #endif
782
783         ioaddr = dev->iobase;
784
785         board_idx++;
786
787         /* point to private storage */
788         tpc = &tpx;
789
790         rc = rtl8169_init_board(dev);
791         if (rc)
792                 return rc;
793
794         /* Get MAC address.  FIXME: read EEPROM */
795         for (i = 0; i < MAC_ADDR_LEN; i++)
796                 dev->enetaddr[i] = RTL_R8(MAC0 + i);
797
798 #ifdef DEBUG_RTL8169
799         printf("chipset = %d\n", tpc->chipset);
800         printf("MAC Address");
801         for (i = 0; i < MAC_ADDR_LEN; i++)
802                 printf(":%02x", dev->enetaddr[i]);
803         putc('\n');
804 #endif
805
806 #ifdef DEBUG_RTL8169
807         /* Print out some hardware info */
808         printf("%s: at ioaddr 0x%x\n", dev->name, ioaddr);
809 #endif
810
811         /* if TBI is not endbled */
812         if (!(RTL_R8(PHYstatus) & TBI_Enable)) {
813                 int val = mdio_read(PHY_AUTO_NEGO_REG);
814
815                 option = (board_idx >= MAX_UNITS) ? 0 : media[board_idx];
816                 /* Force RTL8169 in 10/100/1000 Full/Half mode. */
817                 if (option > 0) {
818 #ifdef DEBUG_RTL8169
819                         printf("%s: Force-mode Enabled.\n", dev->name);
820 #endif
821                         Cap10_100 = 0, Cap1000 = 0;
822                         switch (option) {
823                         case _10_Half:
824                                 Cap10_100 = PHY_Cap_10_Half;
825                                 Cap1000 = PHY_Cap_Null;
826                                 break;
827                         case _10_Full:
828                                 Cap10_100 = PHY_Cap_10_Full;
829                                 Cap1000 = PHY_Cap_Null;
830                                 break;
831                         case _100_Half:
832                                 Cap10_100 = PHY_Cap_100_Half;
833                                 Cap1000 = PHY_Cap_Null;
834                                 break;
835                         case _100_Full:
836                                 Cap10_100 = PHY_Cap_100_Full;
837                                 Cap1000 = PHY_Cap_Null;
838                                 break;
839                         case _1000_Full:
840                                 Cap10_100 = PHY_Cap_Null;
841                                 Cap1000 = PHY_Cap_1000_Full;
842                                 break;
843                         default:
844                                 break;
845                         }
846                         mdio_write(PHY_AUTO_NEGO_REG, Cap10_100 | (val & 0x1F));        /* leave PHY_AUTO_NEGO_REG bit4:0 unchanged */
847                         mdio_write(PHY_1000_CTRL_REG, Cap1000);
848                 } else {
849 #ifdef DEBUG_RTL8169
850                         printf("%s: Auto-negotiation Enabled.\n",
851                                dev->name);
852 #endif
853                         /* enable 10/100 Full/Half Mode, leave PHY_AUTO_NEGO_REG bit4:0 unchanged */
854                         mdio_write(PHY_AUTO_NEGO_REG,
855                                    PHY_Cap_10_Half | PHY_Cap_10_Full |
856                                    PHY_Cap_100_Half | PHY_Cap_100_Full |
857                                    (val & 0x1F));
858
859                         /* enable 1000 Full Mode */
860                         mdio_write(PHY_1000_CTRL_REG, PHY_Cap_1000_Full);
861
862                 }
863
864                 /* Enable auto-negotiation and restart auto-nigotiation */
865                 mdio_write(PHY_CTRL_REG,
866                            PHY_Enable_Auto_Nego | PHY_Restart_Auto_Nego);
867                 udelay(100);
868
869                 /* wait for auto-negotiation process */
870                 for (i = 10000; i > 0; i--) {
871                         /* check if auto-negotiation complete */
872                         if (mdio_read(PHY_STAT_REG) & PHY_Auto_Nego_Comp) {
873                                 udelay(100);
874                                 option = RTL_R8(PHYstatus);
875                                 if (option & _1000bpsF) {
876 #ifdef DEBUG_RTL8169
877                                         printf("%s: 1000Mbps Full-duplex operation.\n",
878                                              dev->name);
879 #endif
880                                 } else {
881 #ifdef DEBUG_RTL8169
882                                         printf("%s: %sMbps %s-duplex operation.\n",
883                                                dev->name,
884                                                (option & _100bps) ? "100" :
885                                                "10",
886                                                (option & FullDup) ? "Full" :
887                                                "Half");
888 #endif
889                                 }
890                                 break;
891                         } else {
892                                 udelay(100);
893                         }
894                 }               /* end for-loop to wait for auto-negotiation process */
895
896         } else {
897                 udelay(100);
898 #ifdef DEBUG_RTL8169
899                 printf
900                     ("%s: 1000Mbps Full-duplex operation, TBI Link %s!\n",
901                      dev->name,
902                      (RTL_R32(TBICSR) & TBILinkOK) ? "OK" : "Failed");
903 #endif
904         }
905
906         return 1;
907 }
908
909 int rtl8169_initialize(bd_t *bis)
910 {
911         pci_dev_t devno;
912         int card_number = 0;
913         struct eth_device *dev;
914         u32 iobase;
915         int idx=0;
916
917         while(1){
918                 /* Find RTL8169 */
919                 if ((devno = pci_find_devices(supported, idx++)) < 0)
920                         break;
921
922                 pci_read_config_dword(devno, PCI_BASE_ADDRESS_1, &iobase);
923                 iobase &= ~0xf;
924
925                 debug ("rtl8169: REALTEK RTL8169 @0x%x\n", iobase);
926
927                 dev = (struct eth_device *)malloc(sizeof *dev);
928                 if (!dev) {
929                         printf("Can not allocate memory of rtl8169\n");
930                         break;
931                 }
932
933                 memset(dev, 0, sizeof(*dev));
934                 sprintf (dev->name, "RTL8169#%d", card_number);
935
936                 dev->priv = (void *) devno;
937                 dev->iobase = (int)pci_mem_to_phys(devno, iobase);
938
939                 dev->init = rtl_reset;
940                 dev->halt = rtl_halt;
941                 dev->send = rtl_send;
942                 dev->recv = rtl_recv;
943
944                 eth_register (dev);
945
946                 rtl_init(dev, bis);
947
948                 card_number++;
949         }
950         return card_number;
951 }