include/asm-arm/arch-davinci/hardware.h

   1 /*
   2  * Copyright (C) 2007 Sergey Kubushyn <ksi@koi8.net>
   3  *
   4  * Based on:
   5  *
   6  * -------------------------------------------------------------------------
   7  *
   8  *  linux/include/asm-arm/arch-davinci/hardware.h
   9  *
  10  *  Copyright (C) 2006 Texas Instruments.
  11  *
  12  *  This program is free software; you can redistribute  it and/or modify it
  13  *  under  the terms of  the GNU General  Public License as published by the
  14  *  Free Software Foundation;  either version 2 of the  License, or (at your
  15  *  option) any later version.
  16  *
  17  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  18  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  19  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  20  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  21  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  22  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  23  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  24  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  25  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  26  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  27  *
  28  *  You should have received a copy of the  GNU General Public License along
  29  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  30  *  675 Mass Ave, Cambridge, MA 02139, USA.
  31  *
  32  */
  33 #ifndef __ASM_ARCH_HARDWARE_H
  34 #define __ASM_ARCH_HARDWARE_H
  35
  36 #include <config.h>
  37 #include <asm/sizes.h>
  38
  39 #define REG(addr)       (*(volatile unsigned int *)(addr))
  40 #define REG_P(addr)     ((volatile unsigned int *)(addr))
  41
  42 typedef volatile unsigned int   dv_reg;
  43 typedef volatile unsigned int * dv_reg_p;
  44
  45 /*
  46  * Base register addresses
  47  *
  48  * NOTE:  some of these DM6446-specific addresses DO NOT WORK
  49  * on other DaVinci chips.  Double check them before you try
  50  * using the addresses ... or PSC module identifiers, etc.
  51  */
  52 #define DAVINCI_DMA_3PCC_BASE                   (0x01c00000)
  53 #define DAVINCI_DMA_3PTC0_BASE                  (0x01c10000)
  54 #define DAVINCI_DMA_3PTC1_BASE                  (0x01c10400)
  55 #define DAVINCI_UART0_BASE                      (0x01c20000)
  56 #define DAVINCI_UART1_BASE                      (0x01c20400)
  57 #define DAVINCI_I2C_BASE                        (0x01c21000)
  58 #define DAVINCI_TIMER0_BASE                     (0x01c21400)
  59 #define DAVINCI_TIMER1_BASE                     (0x01c21800)
  60 #define DAVINCI_WDOG_BASE                       (0x01c21c00)
  61 #define DAVINCI_PWM0_BASE                       (0x01c22000)
  62 #define DAVINCI_PWM1_BASE                       (0x01c22400)
  63 #define DAVINCI_PWM2_BASE                       (0x01c22800)
  64 #define DAVINCI_SYSTEM_MODULE_BASE              (0x01c40000)
  65 #define DAVINCI_PLL_CNTRL0_BASE                 (0x01c40800)
  66 #define DAVINCI_PLL_CNTRL1_BASE                 (0x01c40c00)
  67 #define DAVINCI_PWR_SLEEP_CNTRL_BASE            (0x01c41000)
  68 #define DAVINCI_ARM_INTC_BASE                   (0x01c48000)
  69 #define DAVINCI_USB_OTG_BASE                    (0x01c64000)
  70 #define DAVINCI_CFC_ATA_BASE                    (0x01c66000)
  71 #define DAVINCI_SPI_BASE                        (0x01c66800)
  72 #define DAVINCI_GPIO_BASE                       (0x01c67000)
  73 #define DAVINCI_VPSS_REGS_BASE                  (0x01c70000)
  74 #if !defined(CONFIG_SOC_DM646X)
  75 #define DAVINCI_ASYNC_EMIF_DATA_CE0_BASE        (0x02000000)
  76 #define DAVINCI_ASYNC_EMIF_DATA_CE1_BASE        (0x04000000)
  77 #define DAVINCI_ASYNC_EMIF_DATA_CE2_BASE        (0x06000000)
  78 #define DAVINCI_ASYNC_EMIF_DATA_CE3_BASE        (0x08000000)
  79 #endif
  80 #define DAVINCI_DDR_BASE                        (0x80000000)
  81
  82 #ifdef CONFIG_SOC_DM644X
  83 #define DAVINCI_UART2_BASE                      0x01c20800
  84 #define DAVINCI_UHPI_BASE                       0x01c67800
  85 #define DAVINCI_EMAC_CNTRL_REGS_BASE            0x01c80000
  86 #define DAVINCI_EMAC_WRAPPER_CNTRL_REGS_BASE    0x01c81000
  87 #define DAVINCI_EMAC_WRAPPER_RAM_BASE           0x01c82000
  88 #define DAVINCI_MDIO_CNTRL_REGS_BASE            0x01c84000
  89 #define DAVINCI_IMCOP_BASE                      0x01cc0000
  90 #define DAVINCI_ASYNC_EMIF_CNTRL_BASE           0x01e00000
  91 #define DAVINCI_VLYNQ_BASE                      0x01e01000
  92 #define DAVINCI_ASP_BASE                        0x01e02000
  93 #define DAVINCI_MMC_SD_BASE                     0x01e10000
  94 #define DAVINCI_MS_BASE                         0x01e20000
  95 #define DAVINCI_VLYNQ_REMOTE_BASE               0x0c000000
  96
  97 #elif defined(CONFIG_SOC_DM355)
  98 #define DAVINCI_MMC_SD1_BASE                    0x01e00000
  99 #define DAVINCI_ASP0_BASE                       0x01e02000
 100 #define DAVINCI_ASP1_BASE                       0x01e04000
 101 #define DAVINCI_UART2_BASE                      0x01e06000
 102 #define DAVINCI_ASYNC_EMIF_CNTRL_BASE           0x01e10000
 103 #define DAVINCI_MMC_SD0_BASE                    0x01e11000
 104
 105 #elif defined(CONFIG_SOC_DM365)
 106 #define DAVINCI_MMC_SD1_BASE                    0x01d00000
 107 #define DAVINCI_ASYNC_EMIF_CNTRL_BASE           0x01d10000
 108 #define DAVINCI_MMC_SD0_BASE                    0x01d11000
 109
 110 #elif defined(CONFIG_SOC_DM646X)
 111 #define DAVINCI_ASYNC_EMIF_CNTRL_BASE           0x20008000
 112 #define DAVINCI_ASYNC_EMIF_DATA_CE0_BASE        0x42000000
 113 #define DAVINCI_ASYNC_EMIF_DATA_CE1_BASE        0x44000000
 114 #define DAVINCI_ASYNC_EMIF_DATA_CE2_BASE        0x46000000
 115 #define DAVINCI_ASYNC_EMIF_DATA_CE3_BASE        0x48000000
 116
 117 #endif
 118
 119 /* Power and Sleep Controller (PSC) Domains */
 120 #define DAVINCI_GPSC_ARMDOMAIN          0
 121 #define DAVINCI_GPSC_DSPDOMAIN          1
 122
 123 #define DAVINCI_LPSC_VPSSMSTR           0
 124 #define DAVINCI_LPSC_VPSSSLV            1
 125 #define DAVINCI_LPSC_TPCC               2
 126 #define DAVINCI_LPSC_TPTC0              3
 127 #define DAVINCI_LPSC_TPTC1              4
 128 #define DAVINCI_LPSC_EMAC               5
 129 #define DAVINCI_LPSC_EMAC_WRAPPER       6
 130 #define DAVINCI_LPSC_MDIO               7
 131 #define DAVINCI_LPSC_IEEE1394           8
 132 #define DAVINCI_LPSC_USB                9
 133 #define DAVINCI_LPSC_ATA                10
 134 #define DAVINCI_LPSC_VLYNQ              11
 135 #define DAVINCI_LPSC_UHPI               12
 136 #define DAVINCI_LPSC_DDR_EMIF           13
 137 #define DAVINCI_LPSC_AEMIF              14
 138 #define DAVINCI_LPSC_MMC_SD             15
 139 #define DAVINCI_LPSC_MEMSTICK           16
 140 #define DAVINCI_LPSC_McBSP              17
 141 #define DAVINCI_LPSC_I2C                18
 142 #define DAVINCI_LPSC_UART0              19
 143 #define DAVINCI_LPSC_UART1              20
 144 #define DAVINCI_LPSC_UART2              21
 145 #define DAVINCI_LPSC_SPI                22
 146 #define DAVINCI_LPSC_PWM0               23
 147 #define DAVINCI_LPSC_PWM1               24
 148 #define DAVINCI_LPSC_PWM2               25
 149 #define DAVINCI_LPSC_GPIO               26
 150 #define DAVINCI_LPSC_TIMER0             27
 151 #define DAVINCI_LPSC_TIMER1             28
 152 #define DAVINCI_LPSC_TIMER2             29
 153 #define DAVINCI_LPSC_SYSTEM_SUBSYS      30
 154 #define DAVINCI_LPSC_ARM                31
 155 #define DAVINCI_LPSC_SCR2               32
 156 #define DAVINCI_LPSC_SCR3               33
 157 #define DAVINCI_LPSC_SCR4               34
 158 #define DAVINCI_LPSC_CROSSBAR           35
 159 #define DAVINCI_LPSC_CFG27              36
 160 #define DAVINCI_LPSC_CFG3               37
 161 #define DAVINCI_LPSC_CFG5               38
 162 #define DAVINCI_LPSC_GEM                39
 163 #define DAVINCI_LPSC_IMCOP              40
 164
 165 #define DAVINCI_DM646X_LPSC_EMAC        14
 166 #define DAVINCI_DM646X_LPSC_UART0       26
 167 #define DAVINCI_DM646X_LPSC_I2C         31
 168
 169 void lpsc_on(unsigned int id);
 170 void dsp_on(void);
 171
 172 void davinci_enable_uart0(void);
 173 void davinci_enable_emac(void);
 174 void davinci_enable_i2c(void);
 175 void davinci_errata_workarounds(void);
 176
 177 /* Some PSC defines */
 178 #define PSC_CHP_SHRTSW                  (0x01c40038)
 179 #define PSC_GBLCTL                      (0x01c41010)
 180 #define PSC_EPCPR                       (0x01c41070)
 181 #define PSC_EPCCR                       (0x01c41078)
 182 #define PSC_PTCMD                       (0x01c41120)
 183 #define PSC_PTSTAT                      (0x01c41128)
 184 #define PSC_PDSTAT                      (0x01c41200)
 185 #define PSC_PDSTAT1                     (0x01c41204)
 186 #define PSC_PDCTL                       (0x01c41300)
 187 #define PSC_PDCTL1                      (0x01c41304)
 188
 189 #define PSC_MDCTL_BASE                  (0x01c41a00)
 190 #define PSC_MDSTAT_BASE                 (0x01c41800)
 191
 192 #define VDD3P3V_PWDN                    (0x01c40048)
 193 #define UART0_PWREMU_MGMT               (0x01c20030)
 194
 195 #define PSC_SILVER_BULLET               (0x01c41a20)
 196
 197 /* Miscellania... */
 198 #define VBPR                            (0x20000020)
 199
 200 /* NOTE:  system control modules are *highly* chip-specific, both
 201  * as to register content (e.g. for muxing) and which registers exist.
 202  */
 203 #define PINMUX0                         0x01c40000
 204 #define PINMUX1                         0x01c40004
 205 #define PINMUX2                         0x01c40008
 206 #define PINMUX3                         0x01c4000c
 207 #define PINMUX4                         0x01c40010
 208
 209 #endif /* __ASM_ARCH_HARDWARE_H */