]> git.kernelconcepts.de Git - karo-tx-uboot.git/blob - include/configs/DP405.h
ppc4xx: Cleanup for partial linking and --gc-sections
[karo-tx-uboot.git] / include / configs / DP405.h
1 /*
2  * (C) Copyright 2001-2003
3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /*
32  * High Level Configuration Options
33  * (easy to change)
34  */
35
36 #define CONFIG_405EP            1       /* This is a PPC405 CPU         */
37 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
38 #define CONFIG_DP405            1       /* ...on a DP405 board          */
39
40 #define CONFIG_SYS_TEXT_BASE    0xFFFD0000
41
42 #define CONFIG_BOARD_EARLY_INIT_F 1     /* call board_early_init_f()    */
43 #define CONFIG_MISC_INIT_R      1       /* call misc_init_r()           */
44
45 #define CONFIG_SYS_CLK_FREQ     33333300 /* external frequency to pll   */
46
47 #define CONFIG_BAUDRATE         9600
48 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds     */
49
50 #undef  CONFIG_BOOTARGS
51 #undef  CONFIG_BOOTCOMMAND
52
53 #define CONFIG_PREBOOT                  /* enable preboot variable      */
54
55 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
56
57 /*
58  * Command line configuration.
59  */
60 #include <config_cmd_default.h>
61
62 #define CONFIG_CMD_BSP
63 #define CONFIG_CMD_ELF
64 #define CONFIG_CMD_I2C
65 #define CONFIG_CMD_EEPROM
66
67 #undef CONFIG_CMD_NET
68 #undef CONFIG_CMD_NFS
69
70 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
71
72 #define CONFIG_SDRAM_BANK0      1       /* init onboard SDRAM bank 0    */
73
74 #define CONFIG_PRAM             2       /* reserve 2 kB "protected RAM" */
75
76 /*
77  * Miscellaneous configurable options
78  */
79 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
80 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
81
82 #undef  CONFIG_SYS_HUSH_PARSER                  /* use "hush" command parser    */
83 #ifdef  CONFIG_SYS_HUSH_PARSER
84 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
85 #endif
86
87 #if defined(CONFIG_CMD_KGDB)
88 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
89 #else
90 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
91 #endif
92 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
93 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
94 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
95
96 #define CONFIG_SYS_DEVICE_NULLDEV       1       /* include nulldev device       */
97
98 #define CONFIG_SYS_CONSOLE_INFO_QUIET   1       /* don't print console @ startup*/
99
100 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
101 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
102
103 #define CONFIG_CONS_INDEX       1       /* Use UART0                    */
104 #define CONFIG_SYS_NS16550
105 #define CONFIG_SYS_NS16550_SERIAL
106 #define CONFIG_SYS_NS16550_REG_SIZE     1
107 #define CONFIG_SYS_NS16550_CLK          get_serial_clock()
108
109 #undef  CONFIG_SYS_EXT_SERIAL_CLOCK            /* no external serial clock used */
110 #define CONFIG_SYS_BASE_BAUD        691200
111
112 /* The following table includes the supported baudrates */
113 #define CONFIG_SYS_BAUDRATE_TABLE       \
114         { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400,     \
115          57600, 115200, 230400, 460800, 921600 }
116
117 #define CONFIG_SYS_LOAD_ADDR    0x100000        /* default load address */
118 #define CONFIG_SYS_EXTBDINFO    1               /* To use extended board_into (bd_t) */
119
120 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
121
122 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
123
124 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
125
126 /*
127  * For booting Linux, the board info and command line data
128  * have to be in the first 8 MB of memory, since this is
129  * the maximum mapped by the Linux kernel during initialization.
130  */
131 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
132 /*-----------------------------------------------------------------------
133  * FLASH organization
134  */
135 #define FLASH_BASE0_PRELIM      0xFFC00000      /* FLASH bank #0        */
136
137 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
138 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip    */
139
140 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
141 #define CONFIG_SYS_FLASH_WRITE_TOUT     1000    /* Timeout for Flash Write (in ms)      */
142
143 #define CONFIG_SYS_FLASH_WORD_SIZE      unsigned short  /* flash word size (width)      */
144 #define CONFIG_SYS_FLASH_ADDR0          0x5555  /* 1st address for flash config cycles  */
145 #define CONFIG_SYS_FLASH_ADDR1          0x2AAA  /* 2nd address for flash config cycles  */
146 /*
147  * The following defines are added for buggy IOP480 byte interface.
148  * All other boards should use the standard values (CPCI405 etc.)
149  */
150 #define CONFIG_SYS_FLASH_READ0          0x0000  /* 0 is standard                        */
151 #define CONFIG_SYS_FLASH_READ1          0x0001  /* 1 is standard                        */
152 #define CONFIG_SYS_FLASH_READ2          0x0002  /* 2 is standard                        */
153
154 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector on flinfo */
155
156 /*-----------------------------------------------------------------------
157  * Start addresses for the final memory configuration
158  * (Set up by the startup code)
159  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
160  */
161 #define CONFIG_SYS_SDRAM_BASE           0x00000000
162 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_MONITOR_BASE
163 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_TEXT_BASE
164 #define CONFIG_SYS_MONITOR_LEN          (~(CONFIG_SYS_TEXT_BASE) + 1)
165 #define CONFIG_SYS_MALLOC_LEN           (256 * 1024)
166
167 #if (CONFIG_SYS_MONITOR_BASE < FLASH_BASE0_PRELIM)
168 # define CONFIG_SYS_RAMBOOT             1
169 #else
170 # undef CONFIG_SYS_RAMBOOT
171 #endif
172
173 /*-----------------------------------------------------------------------
174  * Environment Variable setup
175  */
176 #define CONFIG_ENV_IS_IN_EEPROM 1       /* use EEPROM for environment vars */
177 #define CONFIG_ENV_OFFSET               0x100   /* environment starts at the beginning of the EEPROM */
178 #define CONFIG_ENV_SIZE         0x700   /* 2048 bytes may be used for env vars*/
179                                    /* total size of a CAT24WC16 is 2048 bytes */
180
181 /*-----------------------------------------------------------------------
182  * I2C EEPROM (CAT24WC16) for environment
183  */
184 #define CONFIG_HARD_I2C                 /* I2c with hardware support */
185 #define CONFIG_PPC4XX_I2C               /* use PPC4xx driver            */
186 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address */
187 #define CONFIG_SYS_I2C_SLAVE            0x7F
188
189 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* EEPROM CAT28WC08             */
190 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1        /* Bytes of address             */
191 /* mask of address bits that overflow into the "EEPROM chip address"    */
192 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
193 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 4     /* The Catalyst CAT24WC08 has   */
194                                         /* 16 byte page write mode using*/
195                                         /* last 4 bits of the address   */
196 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10   /* and takes up to 10 msec */
197
198 /*-----------------------------------------------------------------------
199  * External Bus Controller (EBC) Setup
200  */
201
202 #define CAN_BA          0xF0000000          /* CAN Base Address                 */
203
204 /* Memory Bank 0 (Flash Bank 0, NOR-FLASH) initialization                       */
205 #define CONFIG_SYS_EBC_PB0AP            0x92015480
206 #define CONFIG_SYS_EBC_PB0CR            0xFFC5A000  /* BAS=0xFFC,BS=4MB,BU=R/W,BW=16bit */
207
208 /* Memory Bank 2 (8 Bit Peripheral: CAN, UART, RTC) initialization              */
209 #define CONFIG_SYS_EBC_PB2AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
210 #define CONFIG_SYS_EBC_PB2CR            0xF0018000  /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit  */
211
212 /*-----------------------------------------------------------------------
213  * FPGA stuff
214  */
215 /* FPGA program pin configuration */
216 #define CONFIG_SYS_FPGA_PRG             0x04000000  /* JTAG TMS pin (ppc output)     */
217 #define CONFIG_SYS_FPGA_CLK             0x02000000  /* JTAG TCK pin (ppc output)     */
218 #define CONFIG_SYS_FPGA_DATA            0x01000000  /* JTAG TDO->TDI data pin (ppc output) */
219 #define CONFIG_SYS_FPGA_INIT            0x00010000  /* unused (ppc input)            */
220 #define CONFIG_SYS_FPGA_DONE            0x00008000  /* JTAG TDI->TDO pin (ppc input) */
221
222 /*-----------------------------------------------------------------------
223  * Definitions for initial stack pointer and data area (in data cache)
224  */
225 /* use on chip memory ( OCM ) for temperary stack until sdram is tested */
226 #define CONFIG_SYS_TEMP_STACK_OCM         1
227
228 /* On Chip Memory location */
229 #define CONFIG_SYS_OCM_DATA_ADDR        0xF8000000
230 #define CONFIG_SYS_OCM_DATA_SIZE        0x1000
231 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_OCM_DATA_ADDR /* inside of SDRAM             */
232 #define CONFIG_SYS_INIT_RAM_SIZE        CONFIG_SYS_OCM_DATA_SIZE /* Size of used area in RAM    */
233
234 #define CONFIG_SYS_GBL_DATA_OFFSET    (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
235 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
236
237 /*-----------------------------------------------------------------------
238  * Definitions for GPIO setup (PPC405EP specific)
239  *
240  * GPIO0[0]     - External Bus Controller BLAST output
241  * GPIO0[1-9]   - Instruction trace outputs -> GPIO
242  * GPIO0[10-13] - External Bus Controller CS_1 - CS_4 outputs
243  * GPIO0[14-16] - External Bus Controller ABUS3-ABUS5 outputs -> GPIO
244  * GPIO0[17-23] - External Interrupts IRQ0 - IRQ6 inputs
245  * GPIO0[24-27] - UART0 control signal inputs/outputs
246  * GPIO0[28-29] - UART1 data signal input/output
247  * GPIO0[30-31] - EMAC0 and EMAC1 reject packet inputs
248  */
249 /* GPIO Input:          OSR=00, ISR=00, TSR=00, TCR=0 */
250 /* GPIO Output:         OSR=00, ISR=00, TSR=00, TCR=1 */
251 /* Alt. Funtion Input:  OSR=00, ISR=01, TSR=00, TCR=0 */
252 /* Alt. Funtion Output: OSR=01, ISR=00, TSR=00, TCR=1 */
253 #define CONFIG_SYS_GPIO0_OSRL           0x40000540  /*  0 ... 15 */
254 #define CONFIG_SYS_GPIO0_OSRH           0x00000110  /* 16 ... 31 */
255 #define CONFIG_SYS_GPIO0_ISR1L          0x00000000  /*  0 ... 15 */
256 #define CONFIG_SYS_GPIO0_ISR1H          0x14000045  /* 16 ... 31 */
257 #define CONFIG_SYS_GPIO0_TSRL           0x00000000  /*  0 ... 15 */
258 #define CONFIG_SYS_GPIO0_TSRH           0x00000000  /* 16 ... 31 */
259 #define CONFIG_SYS_GPIO0_TCR            0xB7FE0014  /*  0 ... 31 */
260
261 /*
262  * Default speed selection (cpu_plb_opb_ebc) in mhz.
263  * This value will be set if iic boot eprom is disabled.
264  */
265 #define PLLMR0_DEFAULT   PLLMR0_133_66_66_33
266 #define PLLMR1_DEFAULT   PLLMR1_133_66_66_33
267
268 #endif  /* __CONFIG_H */