include/configs/HIDDEN_DRAGON.h

   1 /*
   2  * (C) Copyright 2004
   3  * Yusdi Santoso, Adaptec Inc., yusdi_santoso@adaptec.com
   4  *
   5  * (C) Copyright 2001, 2002
   6  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   7  *
   8  * SPDX-License-Identifier:     GPL-2.0+
   9  */
  10
  11 /* ------------------------------------------------------------------------- */
  12
  13 /*
  14  * board/config.h - configuration options, board specific
  15  */
  16
  17 #ifndef __CONFIG_H
  18 #define __CONFIG_H
  19
  20 /*
  21  * High Level Configuration Options
  22  * (easy to change)
  23  */
  24
  25 #define CONFIG_MPC8245          1
  26 #define CONFIG_HIDDEN_DRAGON    1
  27
  28 #define CONFIG_SYS_TEXT_BASE    0xFFF00000
  29
  30 #if 0
  31 #define USE_DINK32              1
  32 #else
  33 #undef USE_DINK32
  34 #endif
  35
  36 #define CONFIG_CONS_INDEX       3               /* set to '3' for on-chip DUART */
  37 #define CONFIG_BAUDRATE         9600
  38 #define CONFIG_DRAM_SPEED       100             /* MHz                          */
  39
  40
  41 /*
  42  * BOOTP options
  43  */
  44 #define CONFIG_BOOTP_BOOTFILESIZE
  45 #define CONFIG_BOOTP_BOOTPATH
  46 #define CONFIG_BOOTP_GATEWAY
  47 #define CONFIG_BOOTP_HOSTNAME
  48
  49
  50 /*
  51  * Command line configuration.
  52  */
  53 #include <config_cmd_default.h>
  54
  55 #define CONFIG_CMD_EEPROM
  56 #define CONFIG_CMD_ELF
  57 #define CONFIG_CMD_I2C
  58 #define CONFIG_CMD_NET
  59 #define CONFIG_CMD_PCI
  60 #define CONFIG_CMD_PING
  61
  62 /*
  63  * Miscellaneous configurable options
  64  */
  65 #define CONFIG_SYS_LONGHELP             1               /* undef to save memory         */
  66 #define CONFIG_SYS_CBSIZE               256             /* Console I/O Buffer Size      */
  67 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)      /* Print Buffer Size    */
  68 #define CONFIG_SYS_MAXARGS              16              /* max number of command args   */
  69 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
  70 #define CONFIG_SYS_LOAD_ADDR            0x00100000      /* default load address         */
  71
  72 /*-----------------------------------------------------------------------
  73  * PCI stuff
  74  *-----------------------------------------------------------------------
  75  */
  76 #define CONFIG_PCI                              /* include pci support          */
  77 #define CONFIG_PCI_INDIRECT_BRIDGE      /* indirect PCI bridge support */
  78 #undef CONFIG_PCI_PNP
  79
  80
  81 #define CONFIG_SYS_RX_ETH_BUFFER        8               /* use 8 rx buffer on eepro100  */
  82
  83 #define PCI_ENET0_IOADDR        0x80000000
  84 #define PCI_ENET0_MEMADDR       0x80000000
  85 #define PCI_ENET1_IOADDR        0x81000000
  86 #define PCI_ENET1_MEMADDR       0x81000000
  87
  88 #define CONFIG_RTL8139
  89
  90 /* Make sure the ethaddr can be overwritten
  91    TODO: Remove this on final product
  92 */
  93 #define CONFIG_ENV_OVERWRITE
  94
  95 /*-----------------------------------------------------------------------
  96  * Start addresses for the final memory configuration
  97  * (Set up by the startup code)
  98  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
  99  */
 100 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 101 #define CONFIG_SYS_MAX_RAM_SIZE 0x02000000
 102
 103 #define CONFIG_SYS_RESET_ADDRESS        0xFFF00100
 104
 105 #if defined (USE_DINK32)
 106 #define CONFIG_SYS_MONITOR_LEN          0x00030000
 107 #define CONFIG_SYS_MONITOR_BASE 0x00090000
 108 #define CONFIG_SYS_RAMBOOT              1
 109 #define CONFIG_SYS_INIT_RAM_ADDR        (CONFIG_SYS_MONITOR_BASE + CONFIG_SYS_MONITOR_LEN)
 110 #define CONFIG_SYS_INIT_RAM_SIZE        0x10000
 111 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 112 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 113 #else
 114 #undef  CONFIG_SYS_RAMBOOT
 115 #define CONFIG_SYS_MONITOR_LEN          0x00030000
 116 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE
 117
 118
 119 #define CONFIG_SYS_INIT_RAM_ADDR     0x40000000
 120 #define CONFIG_SYS_INIT_RAM_SIZE      0x1000
 121 #define CONFIG_SYS_GBL_DATA_OFFSET  (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 122
 123 #endif
 124
 125 #define CONFIG_SYS_FLASH_BASE           0xFFE00000
 126 #define CONFIG_SYS_FLASH_SIZE           (2 * 1024 * 1024)       /* Unity has onboard 1MByte flash */
 127 #define CONFIG_ENV_IS_IN_FLASH  1
 128 #define CONFIG_ENV_OFFSET               0x00004000      /* Offset of Environment Sector */
 129 #define CONFIG_ENV_SIZE         0x00002000      /* Total Size of Environment Sector */
 130
 131 #define CONFIG_SYS_MALLOC_LEN           (512 << 10)     /* Reserve 512 kB for malloc()  */
 132
 133 #define CONFIG_SYS_MEMTEST_START        0x00000000      /* memtest works on             */
 134 #define CONFIG_SYS_MEMTEST_END          0x02000000      /* 0 ... 32 MB in DRAM          */
 135
 136 #define CONFIG_SYS_EUMB_ADDR            0xFC000000
 137
 138 #define CONFIG_SYS_ISA_MEM              0xFD000000
 139 #define CONFIG_SYS_ISA_IO               0xFE000000
 140
 141 #define CONFIG_SYS_FLASH_RANGE_BASE     0xFFE00000      /* flash memory address range   */
 142 #define CONFIG_SYS_FLASH_RANGE_SIZE     0x00200000
 143 #define FLASH_BASE0_PRELIM      0xFFE00000      /* processor board flash        */
 144
 145 /*
 146  * select i2c support configuration
 147  *
 148  * Supported configurations are {none, software, hardware} drivers.
 149  * If the software driver is chosen, there are some additional
 150  * configuration items that the driver uses to drive the port pins.
 151  */
 152 #define CONFIG_HARD_I2C         1               /* To enable I2C support        */
 153 #undef  CONFIG_SYS_I2C_SOFT                     /* I2C bit-banged */
 154 #define CONFIG_SYS_I2C_SPEED            400000          /* I2C speed and slave address  */
 155 #define CONFIG_SYS_I2C_SLAVE            0x7F
 156
 157 #ifdef CONFIG_SYS_I2C_SOFT
 158 #error "Soft I2C is not configured properly.  Please review!"
 159 #define CONFIG_SYS_I2C
 160 #define CONFIG_SYS_I2C_SOFT_SPEED       50000
 161 #define CONFIG_SYS_I2C_SOFT_SLAVE       0xFE
 162 #define I2C_PORT                3               /* Port A=0, B=1, C=2, D=3 */
 163 #define I2C_ACTIVE              (iop->pdir |=  0x00010000)
 164 #define I2C_TRISTATE            (iop->pdir &= ~0x00010000)
 165 #define I2C_READ                ((iop->pdat & 0x00010000) != 0)
 166 #define I2C_SDA(bit)            if(bit) iop->pdat |=  0x00010000; \
 167                                 else    iop->pdat &= ~0x00010000
 168 #define I2C_SCL(bit)            if(bit) iop->pdat |=  0x00020000; \
 169                                 else    iop->pdat &= ~0x00020000
 170 #define I2C_DELAY               udelay(5)       /* 1/4 I2C clock duration */
 171 #endif /* CONFIG_SYS_I2C_SOFT */
 172
 173 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x57            /* EEPROM IS24C02               */
 174 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1                /* Bytes of address             */
 175 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       3
 176 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10      /* and takes up to 10 msec */
 177
 178 #define CONFIG_SYS_FLASH_BANKS          { FLASH_BASE0_PRELIM }
 179
 180 /*-----------------------------------------------------------------------
 181  * Definitions for initial stack pointer and data area (in DPRAM)
 182  */
 183
 184
 185 /* #define CONFIG_WINBOND_83C553        1       / *has a winbond bridge                 */
 186 #define CONFIG_SYS_USE_WINBOND_IDE      0       /*use winbond 83c553 internal IDE ctrlr */
 187 #define CONFIG_SYS_WINBOND_ISA_CFG_ADDR    0x80005800   /*pci-isa bridge config addr    */
 188 #define CONFIG_SYS_WINBOND_IDE_CFG_ADDR    0x80005900   /*ide config addr               */
 189
 190 #define CONFIG_SYS_IDE_MAXBUS           2   /* max. 2 IDE busses        */
 191 #define CONFIG_SYS_IDE_MAXDEVICE        (CONFIG_SYS_IDE_MAXBUS*2) /* max. 2 drives per IDE bus */
 192
 193 /* TODO: Change this to VIA686A */
 194
 195 /*
 196  * NS87308 Configuration
 197  */
 198 #define CONFIG_NS87308                  /* Nat Semi super-io controller on ISA bus */
 199
 200 #define CONFIG_SYS_NS87308_BADDR_10     1
 201
 202 #define CONFIG_SYS_NS87308_DEVS ( CONFIG_SYS_NS87308_UART1   | \
 203                                   CONFIG_SYS_NS87308_UART2   | \
 204                                   CONFIG_SYS_NS87308_POWRMAN | \
 205                                   CONFIG_SYS_NS87308_RTC_APC )
 206
 207 #undef  CONFIG_SYS_NS87308_PS2MOD
 208
 209 #define CONFIG_SYS_NS87308_CS0_BASE     0x0076
 210 #define CONFIG_SYS_NS87308_CS0_CONF     0x30
 211 #define CONFIG_SYS_NS87308_CS1_BASE     0x0075
 212 #define CONFIG_SYS_NS87308_CS1_CONF     0x30
 213 #define CONFIG_SYS_NS87308_CS2_BASE     0x0074
 214 #define CONFIG_SYS_NS87308_CS2_CONF     0x30
 215
 216 /*
 217  * NS16550 Configuration
 218  */
 219 #define CONFIG_SYS_NS16550
 220 #define CONFIG_SYS_NS16550_SERIAL
 221
 222 #define CONFIG_SYS_NS16550_REG_SIZE     1
 223
 224 #if (CONFIG_CONS_INDEX > 2)
 225 #define CONFIG_SYS_NS16550_CLK          CONFIG_DRAM_SPEED*1000000
 226 #else
 227 #define CONFIG_SYS_NS16550_CLK          1843200
 228 #endif
 229
 230 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_ISA_IO + CONFIG_SYS_NS87308_UART1_BASE)
 231 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_ISA_IO + CONFIG_SYS_NS87308_UART2_BASE)
 232 #define CONFIG_SYS_NS16550_COM3 (CONFIG_SYS_EUMB_ADDR + 0x4500)
 233 #define CONFIG_SYS_NS16550_COM4 (CONFIG_SYS_EUMB_ADDR + 0x4600)
 234
 235 /*
 236  * Low Level Configuration Settings
 237  * (address mappings, register initial values, etc.)
 238  * You should know what you are doing if you make changes here.
 239  */
 240
 241 #define CONFIG_SYS_CLK_FREQ  33333333   /* external frequency to pll */
 242
 243 #define CONFIG_SYS_ROMNAL               7       /*rom/flash next access time            */
 244 #define CONFIG_SYS_ROMFAL               11      /*rom/flash access time                 */
 245
 246 #define CONFIG_SYS_REFINT       430     /* no of clock cycles between CBR refresh cycles */
 247
 248 /* the following are for SDRAM only*/
 249 #define CONFIG_SYS_BSTOPRE      121     /* Burst To Precharge, sets open page interval */
 250 #define CONFIG_SYS_REFREC               8       /* Refresh to activate interval         */
 251 #define CONFIG_SYS_RDLAT                4       /* data latency from read command       */
 252 #define CONFIG_SYS_PRETOACT             3       /* Precharge to activate interval       */
 253 #define CONFIG_SYS_ACTTOPRE             5       /* Activate to Precharge interval       */
 254 #define CONFIG_SYS_ACTORW               3       /* Activate to R/W                      */
 255 #define CONFIG_SYS_SDMODE_CAS_LAT       3       /* SDMODE CAS latency                   */
 256 #define CONFIG_SYS_SDMODE_WRAP          0       /* SDMODE wrap type                     */
 257 #if 0
 258 #define CONFIG_SYS_SDMODE_BURSTLEN      2       /* OBSOLETE!  SDMODE Burst length 2=4, 3=8              */
 259 #endif
 260
 261 #define CONFIG_SYS_REGISTERD_TYPE_BUFFER   1
 262 #define CONFIG_SYS_EXTROM 1
 263 #define CONFIG_SYS_REGDIMM 0
 264
 265
 266 /* memory bank settings*/
 267 /*
 268  * only bits 20-29 are actually used from these vales to set the
 269  * start/end address the upper two bits will be 0, and the lower 20
 270  * bits will be set to 0x00000 for a start address, or 0xfffff for an
 271  * end address
 272  */
 273 #define CONFIG_SYS_BANK0_START          0x00000000
 274 #define CONFIG_SYS_BANK0_END            (CONFIG_SYS_MAX_RAM_SIZE - 1)
 275 #define CONFIG_SYS_BANK0_ENABLE 1
 276 #define CONFIG_SYS_BANK1_START          0x3ff00000
 277 #define CONFIG_SYS_BANK1_END            0x3fffffff
 278 #define CONFIG_SYS_BANK1_ENABLE 0
 279 #define CONFIG_SYS_BANK2_START          0x3ff00000
 280 #define CONFIG_SYS_BANK2_END            0x3fffffff
 281 #define CONFIG_SYS_BANK2_ENABLE 0
 282 #define CONFIG_SYS_BANK3_START          0x3ff00000
 283 #define CONFIG_SYS_BANK3_END            0x3fffffff
 284 #define CONFIG_SYS_BANK3_ENABLE 0
 285 #define CONFIG_SYS_BANK4_START          0x00000000
 286 #define CONFIG_SYS_BANK4_END            0x00000000
 287 #define CONFIG_SYS_BANK4_ENABLE 0
 288 #define CONFIG_SYS_BANK5_START          0x00000000
 289 #define CONFIG_SYS_BANK5_END            0x00000000
 290 #define CONFIG_SYS_BANK5_ENABLE 0
 291 #define CONFIG_SYS_BANK6_START          0x00000000
 292 #define CONFIG_SYS_BANK6_END            0x00000000
 293 #define CONFIG_SYS_BANK6_ENABLE 0
 294 #define CONFIG_SYS_BANK7_START          0x00000000
 295 #define CONFIG_SYS_BANK7_END            0x00000000
 296 #define CONFIG_SYS_BANK7_ENABLE 0
 297 /*
 298  * Memory bank enable bitmask, specifying which of the banks defined above
 299  are actually present. MSB is for bank #7, LSB is for bank #0.
 300  */
 301 #define CONFIG_SYS_BANK_ENABLE          0x01
 302
 303 #define CONFIG_SYS_ODCR         0xff    /* configures line driver impedances,   */
 304                                         /* see 8240 book for bit definitions    */
 305 #define CONFIG_SYS_PGMAX                0x32    /* how long the 8240 retains the        */
 306                                         /* currently accessed page in memory    */
 307                                         /* see 8240 book for details            */
 308
 309 /* SDRAM 0 - 256MB */
 310 #define CONFIG_SYS_IBAT0L       (CONFIG_SYS_SDRAM_BASE | BATL_PP_10 | BATL_MEMCOHERENCE)
 311 #define CONFIG_SYS_IBAT0U       (CONFIG_SYS_SDRAM_BASE | BATU_BL_256M | BATU_VS | BATU_VP)
 312
 313 /* stack in DCACHE @ 1GB (no backing mem) */
 314 #if defined(USE_DINK32)
 315 #define CONFIG_SYS_IBAT1L       (0x40000000 | BATL_PP_00 )
 316 #define CONFIG_SYS_IBAT1U       (0x40000000 | BATU_BL_128K )
 317 #else
 318 #define CONFIG_SYS_IBAT1L       (CONFIG_SYS_INIT_RAM_ADDR | BATL_PP_10 | BATL_MEMCOHERENCE)
 319 #define CONFIG_SYS_IBAT1U       (CONFIG_SYS_INIT_RAM_ADDR | BATU_BL_128K | BATU_VS | BATU_VP)
 320 #endif
 321
 322 /* PCI memory */
 323 #define CONFIG_SYS_IBAT2L       (0x80000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
 324 #define CONFIG_SYS_IBAT2U       (0x80000000 | BATU_BL_256M | BATU_VS | BATU_VP)
 325
 326 /* Flash, config addrs, etc */
 327 #define CONFIG_SYS_IBAT3L       (0xF0000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
 328 #define CONFIG_SYS_IBAT3U       (0xF0000000 | BATU_BL_256M | BATU_VS | BATU_VP)
 329
 330 #define CONFIG_SYS_DBAT0L       CONFIG_SYS_IBAT0L
 331 #define CONFIG_SYS_DBAT0U       CONFIG_SYS_IBAT0U
 332 #define CONFIG_SYS_DBAT1L       CONFIG_SYS_IBAT1L
 333 #define CONFIG_SYS_DBAT1U       CONFIG_SYS_IBAT1U
 334 #define CONFIG_SYS_DBAT2L       CONFIG_SYS_IBAT2L
 335 #define CONFIG_SYS_DBAT2U       CONFIG_SYS_IBAT2U
 336 #define CONFIG_SYS_DBAT3L       CONFIG_SYS_IBAT3L
 337 #define CONFIG_SYS_DBAT3U       CONFIG_SYS_IBAT3U
 338
 339 /*
 340  * For booting Linux, the board info and command line data
 341  * have to be in the first 8 MB of memory, since this is
 342  * the maximum mapped by the Linux kernel during initialization.
 343  */
 344 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 345 /*-----------------------------------------------------------------------
 346  * FLASH organization
 347  */
 348 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
 349 #define CONFIG_SYS_MAX_FLASH_SECT       36      /* max number of sectors on one chip    */
 350
 351 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
 352 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
 353
 354 /*-----------------------------------------------------------------------
 355  * Cache Configuration
 356  */
 357 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For MPC8240 CPU                      */
 358 #if defined(CONFIG_CMD_KGDB)
 359 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value */
 360 #endif
 361
 362 /* values according to the manual */
 363 #define CONFIG_DRAM_50MHZ       1
 364 #define CONFIG_SDRAM_50MHZ
 365
 366 #undef  NR_8259_INTS
 367 #define NR_8259_INTS            1
 368
 369 #define CONFIG_DISK_SPINUP_TIME 1000000
 370
 371 #endif  /* __CONFIG_H */