include/configs/exynos5250-dt.h

   1 /*
   2  * Copyright (C) 2012 Samsung Electronics
   3  *
   4  * Configuration settings for the SAMSUNG EXYNOS5250 board.
   5  *
   6  * SPDX-License-Identifier:     GPL-2.0+
   7  */
   8
   9 #ifndef __CONFIG_H
  10 #define __CONFIG_H
  11
  12 /* High Level Configuration Options */
  13 #define CONFIG_SAMSUNG                  /* in a SAMSUNG core */
  14 #define CONFIG_S5P                      /* S5P Family */
  15 #define CONFIG_EXYNOS5                  /* which is in a Exynos5 Family */
  16 #define CONFIG_EXYNOS5250
  17
  18 #include <asm/arch/cpu.h>               /* get chip and board defs */
  19
  20 #define CONFIG_SYS_GENERIC_BOARD
  21 #define CONFIG_ARCH_CPU_INIT
  22 #define CONFIG_DISPLAY_CPUINFO
  23 #define CONFIG_DISPLAY_BOARDINFO
  24 #define CONFIG_BOARD_COMMON
  25 #define CONFIG_ARCH_EARLY_INIT_R
  26
  27 /* Enable fdt support for Exynos5250 */
  28 #define CONFIG_OF_CONTROL
  29 #define CONFIG_OF_SEPARATE
  30
  31 /* Allow tracing to be enabled */
  32 #define CONFIG_TRACE
  33 #define CONFIG_CMD_TRACE
  34 #define CONFIG_TRACE_BUFFER_SIZE        (16 << 20)
  35 #define CONFIG_TRACE_EARLY_SIZE         (8 << 20)
  36 #define CONFIG_TRACE_EARLY
  37 #define CONFIG_TRACE_EARLY_ADDR         0x50000000
  38
  39 /* Keep L2 Cache Disabled */
  40 #define CONFIG_SYS_DCACHE_OFF
  41
  42 #define CONFIG_SYS_CACHELINE_SIZE       64
  43
  44 /* Enable ACE acceleration for SHA1 and SHA256 */
  45 #define CONFIG_EXYNOS_ACE_SHA
  46 #define CONFIG_SHA_HW_ACCEL
  47
  48 #define CONFIG_SYS_SDRAM_BASE           0x40000000
  49 #define CONFIG_SYS_TEXT_BASE            0x43E00000
  50
  51 /* input clock of PLL: SMDK5250 has 24MHz input clock */
  52 #define CONFIG_SYS_CLK_FREQ             24000000
  53
  54 #define CONFIG_SETUP_MEMORY_TAGS
  55 #define CONFIG_CMDLINE_TAG
  56 #define CONFIG_INITRD_TAG
  57 #define CONFIG_CMDLINE_EDITING
  58
  59 /* MACH_TYPE_SMDK5250 macro will be removed once added to mach-types */
  60 #define MACH_TYPE_SMDK5250              3774
  61 #define CONFIG_MACH_TYPE                MACH_TYPE_SMDK5250
  62
  63 /* Power Down Modes */
  64 #define S5P_CHECK_SLEEP                 0x00000BAD
  65 #define S5P_CHECK_DIDLE                 0xBAD00000
  66 #define S5P_CHECK_LPA                   0xABAD0000
  67
  68 /* Offset for inform registers */
  69 #define INFORM0_OFFSET                  0x800
  70 #define INFORM1_OFFSET                  0x804
  71
  72 /* Size of malloc() pool */
  73 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (4 << 20))
  74
  75 /* select serial console configuration */
  76 #define CONFIG_BAUDRATE                 115200
  77 #define EXYNOS5_DEFAULT_UART_OFFSET     0x010000
  78 #define CONFIG_SILENT_CONSOLE
  79
  80 /* Enable keyboard */
  81 #define CONFIG_CROS_EC          /* CROS_EC protocol */
  82 #define CONFIG_CROS_EC_SPI              /* Support CROS_EC over SPI */
  83 #define CONFIG_CROS_EC_I2C              /* Support CROS_EC over I2C */
  84 #define CONFIG_CROS_EC_KEYB     /* CROS_EC keyboard input */
  85 #define CONFIG_CMD_CROS_EC
  86 #define CONFIG_KEYBOARD
  87
  88 /* Console configuration */
  89 #define CONFIG_CONSOLE_MUX
  90 #define CONFIG_SYS_CONSOLE_IS_IN_ENV
  91 #define EXYNOS_DEVICE_SETTINGS \
  92                 "stdin=serial,cros-ec-keyb\0" \
  93                 "stdout=serial,lcd\0" \
  94                 "stderr=serial,lcd\0"
  95
  96 #define CONFIG_EXTRA_ENV_SETTINGS \
  97         EXYNOS_DEVICE_SETTINGS
  98
  99 /* SD/MMC configuration */
 100 #define CONFIG_GENERIC_MMC
 101 #define CONFIG_MMC
 102 #define CONFIG_SDHCI
 103 #define CONFIG_S5P_SDHCI
 104 #define CONFIG_DWMMC
 105 #define CONFIG_EXYNOS_DWMMC
 106 #define CONFIG_SUPPORT_EMMC_BOOT
 107
 108
 109 #define CONFIG_BOARD_EARLY_INIT_F
 110 #define CONFIG_SKIP_LOWLEVEL_INIT
 111
 112 /* PWM */
 113 #define CONFIG_PWM
 114
 115 /* allow to overwrite serial and ethaddr */
 116 #define CONFIG_ENV_OVERWRITE
 117
 118 /* Command definition*/
 119 #include <config_cmd_default.h>
 120
 121 #define CONFIG_CMD_PING
 122 #define CONFIG_CMD_ELF
 123 #define CONFIG_CMD_MMC
 124 #define CONFIG_CMD_EXT2
 125 #define CONFIG_CMD_FAT
 126 #define CONFIG_CMD_NET
 127 #define CONFIG_CMD_HASH
 128
 129 #define CONFIG_BOOTDELAY                3
 130 #define CONFIG_ZERO_BOOTDELAY_CHECK
 131
 132 /* Thermal Management Unit */
 133 #define CONFIG_EXYNOS_TMU
 134 #define CONFIG_CMD_DTT
 135 #define CONFIG_TMU_CMD_DTT
 136
 137 /* USB */
 138 #define CONFIG_CMD_USB
 139 #define CONFIG_USB_XHCI
 140 #define CONFIG_USB_XHCI_EXYNOS
 141 #define CONFIG_SYS_USB_XHCI_MAX_ROOT_PORTS      2
 142 #define CONFIG_USB_STORAGE
 143
 144 /* USB boot mode */
 145 #define CONFIG_USB_BOOTING
 146 #define EXYNOS_COPY_USB_FNPTR_ADDR      0x02020070
 147 #define EXYNOS_USB_SECONDARY_BOOT       0xfeed0002
 148 #define EXYNOS_IRAM_SECONDARY_BASE      0x02020018
 149
 150 /* TPM */
 151 #define CONFIG_TPM
 152 #define CONFIG_CMD_TPM
 153 #define CONFIG_TPM_TIS_I2C
 154 #define CONFIG_TPM_TIS_I2C_BUS_NUMBER   3
 155 #define CONFIG_TPM_TIS_I2C_SLAVE_ADDR   0x20
 156
 157 /* MMC SPL */
 158 #define CONFIG_SPL
 159 #define COPY_BL2_FNPTR_ADDR     0x02020030
 160
 161 #define CONFIG_SPL_LIBCOMMON_SUPPORT
 162 #define CONFIG_SPL_GPIO_SUPPORT
 163
 164 /* specific .lds file */
 165 #define CONFIG_SPL_LDSCRIPT     "board/samsung/common/exynos-uboot-spl.lds"
 166 #define CONFIG_SPL_TEXT_BASE    0x02023400
 167 #define CONFIG_SPL_MAX_FOOTPRINT        (14 * 1024)
 168
 169 #define CONFIG_BOOTCOMMAND      "mmc read 40007000 451 2000; bootm 40007000"
 170
 171 /* Miscellaneous configurable options */
 172 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
 173 #define CONFIG_SYS_HUSH_PARSER          /* use "hush" command parser    */
 174 #define CONFIG_SYS_PROMPT               "SMDK5250 # "
 175 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size */
 176 #define CONFIG_SYS_PBSIZE               384     /* Print Buffer Size */
 177 #define CONFIG_SYS_MAXARGS              16      /* max number of command args */
 178 #define CONFIG_DEFAULT_CONSOLE          "console=ttySAC1,115200n8\0"
 179 /* Boot Argument Buffer Size */
 180 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
 181 /* memtest works on */
 182 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE
 183 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_SDRAM_BASE + 0x5E00000)
 184 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 0x3E00000)
 185
 186 #define CONFIG_RD_LVL
 187
 188 #define CONFIG_NR_DRAM_BANKS    8
 189 #define SDRAM_BANK_SIZE         (256UL << 20UL) /* 256 MB */
 190 #define PHYS_SDRAM_1            CONFIG_SYS_SDRAM_BASE
 191 #define PHYS_SDRAM_1_SIZE       SDRAM_BANK_SIZE
 192 #define PHYS_SDRAM_2            (CONFIG_SYS_SDRAM_BASE + SDRAM_BANK_SIZE)
 193 #define PHYS_SDRAM_2_SIZE       SDRAM_BANK_SIZE
 194 #define PHYS_SDRAM_3            (CONFIG_SYS_SDRAM_BASE + (2 * SDRAM_BANK_SIZE))
 195 #define PHYS_SDRAM_3_SIZE       SDRAM_BANK_SIZE
 196 #define PHYS_SDRAM_4            (CONFIG_SYS_SDRAM_BASE + (3 * SDRAM_BANK_SIZE))
 197 #define PHYS_SDRAM_4_SIZE       SDRAM_BANK_SIZE
 198 #define PHYS_SDRAM_5            (CONFIG_SYS_SDRAM_BASE + (4 * SDRAM_BANK_SIZE))
 199 #define PHYS_SDRAM_5_SIZE       SDRAM_BANK_SIZE
 200 #define PHYS_SDRAM_6            (CONFIG_SYS_SDRAM_BASE + (5 * SDRAM_BANK_SIZE))
 201 #define PHYS_SDRAM_6_SIZE       SDRAM_BANK_SIZE
 202 #define PHYS_SDRAM_7            (CONFIG_SYS_SDRAM_BASE + (6 * SDRAM_BANK_SIZE))
 203 #define PHYS_SDRAM_7_SIZE       SDRAM_BANK_SIZE
 204 #define PHYS_SDRAM_8            (CONFIG_SYS_SDRAM_BASE + (7 * SDRAM_BANK_SIZE))
 205 #define PHYS_SDRAM_8_SIZE       SDRAM_BANK_SIZE
 206
 207 #define CONFIG_SYS_MONITOR_BASE 0x00000000
 208
 209 /* FLASH and environment organization */
 210 #define CONFIG_SYS_NO_FLASH
 211 #undef CONFIG_CMD_IMLS
 212 #define CONFIG_IDENT_STRING             " for SMDK5250"
 213
 214 #define CONFIG_SYS_MMC_ENV_DEV          0
 215
 216 #define CONFIG_SECURE_BL1_ONLY
 217
 218 /* Secure FW size configuration */
 219 #ifdef  CONFIG_SECURE_BL1_ONLY
 220 #define CONFIG_SEC_FW_SIZE              (8 << 10)       /* 8KB */
 221 #else
 222 #define CONFIG_SEC_FW_SIZE              0
 223 #endif
 224
 225 /* Configuration of BL1, BL2, ENV Blocks on mmc */
 226 #define CONFIG_RES_BLOCK_SIZE   (512)
 227 #define CONFIG_BL1_SIZE         (16 << 10) /*16 K reserved for BL1*/
 228 #define CONFIG_BL2_SIZE         (512UL << 10UL) /* 512 KB */
 229 #define CONFIG_ENV_SIZE         (16 << 10)      /* 16 KB */
 230
 231 #define CONFIG_BL1_OFFSET       (CONFIG_RES_BLOCK_SIZE + CONFIG_SEC_FW_SIZE)
 232 #define CONFIG_BL2_OFFSET       (CONFIG_BL1_OFFSET + CONFIG_BL1_SIZE)
 233 #define CONFIG_ENV_OFFSET       (CONFIG_BL2_OFFSET + CONFIG_BL2_SIZE)
 234
 235 /* U-boot copy size from boot Media to DRAM.*/
 236 #define BL2_START_OFFSET        (CONFIG_BL2_OFFSET/512)
 237 #define BL2_SIZE_BLOC_COUNT     (CONFIG_BL2_SIZE/512)
 238
 239 #define CONFIG_SPI_BOOTING
 240 #define EXYNOS_COPY_SPI_FNPTR_ADDR      0x02020058
 241 #define SPI_FLASH_UBOOT_POS             (CONFIG_SEC_FW_SIZE + CONFIG_BL1_SIZE)
 242
 243 #define CONFIG_DOS_PARTITION
 244 #define CONFIG_EFI_PARTITION
 245 #define CONFIG_CMD_PART
 246 #define CONFIG_PARTITION_UUIDS
 247
 248
 249 #define CONFIG_IRAM_STACK       0x02050000
 250
 251 #define CONFIG_SYS_INIT_SP_ADDR CONFIG_IRAM_STACK
 252
 253 /* I2C */
 254 #define CONFIG_SYS_I2C_INIT_BOARD
 255 #define CONFIG_SYS_I2C
 256 #define CONFIG_CMD_I2C
 257 #define CONFIG_SYS_I2C_S3C24X0_SPEED    100000          /* 100 Kbps */
 258 #define CONFIG_SYS_I2C_S3C24X0
 259 #define CONFIG_I2C_MULTI_BUS
 260 #define CONFIG_MAX_I2C_NUM      8
 261 #define CONFIG_SYS_I2C_S3C24X0_SLAVE    0x0
 262 #define CONFIG_I2C_EDID
 263
 264 /* PMIC */
 265 #define CONFIG_PMIC
 266 #define CONFIG_PMIC_I2C
 267 #define CONFIG_PMIC_MAX77686
 268
 269 /* SPI */
 270 #define CONFIG_ENV_IS_IN_SPI_FLASH
 271 #define CONFIG_SPI_FLASH
 272 #define CONFIG_ENV_SPI_BASE     0x12D30000
 273
 274 #ifdef CONFIG_SPI_FLASH
 275 #define CONFIG_EXYNOS_SPI
 276 #define CONFIG_CMD_SF
 277 #define CONFIG_CMD_SPI
 278 #define CONFIG_SPI_FLASH_WINBOND
 279 #define CONFIG_SPI_FLASH_GIGADEVICE
 280 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_0
 281 #define CONFIG_SF_DEFAULT_SPEED         50000000
 282 #define EXYNOS5_SPI_NUM_CONTROLLERS     5
 283 #define CONFIG_OF_SPI
 284 #endif
 285
 286 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
 287 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
 288 #define CONFIG_ENV_SECT_SIZE    CONFIG_ENV_SIZE
 289 #define CONFIG_ENV_SPI_BUS      1
 290 #define CONFIG_ENV_SPI_MAX_HZ   50000000
 291 #endif
 292
 293 /* PMIC */
 294 #define CONFIG_POWER
 295 #define CONFIG_POWER_I2C
 296 #define CONFIG_POWER_MAX77686
 297
 298 /* Ethernet Controllor Driver */
 299 #ifdef CONFIG_CMD_NET
 300 #define CONFIG_SMC911X
 301 #define CONFIG_SMC911X_BASE             0x5000000
 302 #define CONFIG_SMC911X_16_BIT
 303 #define CONFIG_ENV_SROM_BANK            1
 304 #endif /*CONFIG_CMD_NET*/
 305
 306 /* Enable PXE Support */
 307 #ifdef CONFIG_CMD_NET
 308 #define CONFIG_CMD_PXE
 309 #define CONFIG_MENU
 310 #endif
 311
 312 /* Sound */
 313 #define CONFIG_CMD_SOUND
 314 #ifdef CONFIG_CMD_SOUND
 315 #define CONFIG_SOUND
 316 #define CONFIG_I2S
 317 #define CONFIG_SOUND_MAX98095
 318 #define CONFIG_SOUND_WM8994
 319 #endif
 320
 321 /* Enable devicetree support */
 322 #define CONFIG_OF_LIBFDT
 323
 324 /* SHA hashing */
 325 #define CONFIG_CMD_HASH
 326 #define CONFIG_HASH_VERIFY
 327 #define CONFIG_SHA1
 328 #define CONFIG_SHA256
 329
 330 /* Display */
 331 #define CONFIG_LCD
 332 #ifdef CONFIG_LCD
 333 #define CONFIG_EXYNOS_FB
 334 #define CONFIG_EXYNOS_DP
 335 #define LCD_XRES                        2560
 336 #define LCD_YRES                        1600
 337 #define LCD_BPP                 LCD_COLOR16
 338 #endif
 339
 340 /* Enable Time Command */
 341 #define CONFIG_CMD_TIME
 342
 343 #endif  /* __CONFIG_H */