Merge branch 'master' of git://git.denx.de/u-boot-arm
[karo-tx-uboot.git] / include / configs / exynos5250-dt.h
1 /*
2  * Copyright (C) 2012 Samsung Electronics
3  *
4  * Configuration settings for the SAMSUNG EXYNOS5250 board.
5  *
6  * SPDX-License-Identifier:     GPL-2.0+
7  */
8
9 #ifndef __CONFIG_H
10 #define __CONFIG_H
11
12 /* High Level Configuration Options */
13 #define CONFIG_SAMSUNG                  /* in a SAMSUNG core */
14 #define CONFIG_S5P                      /* S5P Family */
15 #define CONFIG_EXYNOS5                  /* which is in a Exynos5 Family */
16 #define CONFIG_EXYNOS5250
17
18 #include <asm/arch/cpu.h>               /* get chip and board defs */
19
20 #define CONFIG_SYS_GENERIC_BOARD
21 #define CONFIG_ARCH_CPU_INIT
22 #define CONFIG_DISPLAY_CPUINFO
23 #define CONFIG_DISPLAY_BOARDINFO
24
25 /* Enable fdt support for Exynos5250 */
26 #define CONFIG_OF_CONTROL
27 #define CONFIG_OF_SEPARATE
28
29 /* Allow tracing to be enabled */
30 #define CONFIG_TRACE
31 #define CONFIG_CMD_TRACE
32 #define CONFIG_TRACE_BUFFER_SIZE        (16 << 20)
33 #define CONFIG_TRACE_EARLY_SIZE         (8 << 20)
34 #define CONFIG_TRACE_EARLY
35 #define CONFIG_TRACE_EARLY_ADDR         0x50000000
36
37 /* Keep L2 Cache Disabled */
38 #define CONFIG_SYS_DCACHE_OFF
39
40 #define CONFIG_SYS_CACHELINE_SIZE       64
41
42 /* Enable ACE acceleration for SHA1 and SHA256 */
43 #define CONFIG_EXYNOS_ACE_SHA
44 #define CONFIG_SHA_HW_ACCEL
45
46 #define CONFIG_SYS_SDRAM_BASE           0x40000000
47 #define CONFIG_SYS_TEXT_BASE            0x43E00000
48
49 /* input clock of PLL: SMDK5250 has 24MHz input clock */
50 #define CONFIG_SYS_CLK_FREQ             24000000
51
52 #define CONFIG_SETUP_MEMORY_TAGS
53 #define CONFIG_CMDLINE_TAG
54 #define CONFIG_INITRD_TAG
55 #define CONFIG_CMDLINE_EDITING
56
57 /* MACH_TYPE_SMDK5250 macro will be removed once added to mach-types */
58 #define MACH_TYPE_SMDK5250              3774
59 #define CONFIG_MACH_TYPE                MACH_TYPE_SMDK5250
60
61 /* Power Down Modes */
62 #define S5P_CHECK_SLEEP                 0x00000BAD
63 #define S5P_CHECK_DIDLE                 0xBAD00000
64 #define S5P_CHECK_LPA                   0xABAD0000
65
66 /* Offset for inform registers */
67 #define INFORM0_OFFSET                  0x800
68 #define INFORM1_OFFSET                  0x804
69
70 /* Size of malloc() pool */
71 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (4 << 20))
72
73 /* select serial console configuration */
74 #define CONFIG_BAUDRATE                 115200
75 #define EXYNOS5_DEFAULT_UART_OFFSET     0x010000
76 #define CONFIG_SILENT_CONSOLE
77
78 /* Enable keyboard */
79 #define CONFIG_CROS_EC          /* CROS_EC protocol */
80 #define CONFIG_CROS_EC_SPI              /* Support CROS_EC over SPI */
81 #define CONFIG_CROS_EC_I2C              /* Support CROS_EC over I2C */
82 #define CONFIG_CROS_EC_KEYB     /* CROS_EC keyboard input */
83 #define CONFIG_CMD_CROS_EC
84 #define CONFIG_KEYBOARD
85
86 /* Console configuration */
87 #define CONFIG_CONSOLE_MUX
88 #define CONFIG_SYS_CONSOLE_IS_IN_ENV
89 #define EXYNOS_DEVICE_SETTINGS \
90                 "stdin=serial,cros-ec-keyb\0" \
91                 "stdout=serial,lcd\0" \
92                 "stderr=serial,lcd\0"
93
94 #define CONFIG_EXTRA_ENV_SETTINGS \
95         EXYNOS_DEVICE_SETTINGS
96
97 /* SD/MMC configuration */
98 #define CONFIG_GENERIC_MMC
99 #define CONFIG_MMC
100 #define CONFIG_SDHCI
101 #define CONFIG_S5P_SDHCI
102 #define CONFIG_DWMMC
103 #define CONFIG_EXYNOS_DWMMC
104 #define CONFIG_SUPPORT_EMMC_BOOT
105
106
107 #define CONFIG_BOARD_EARLY_INIT_F
108 #define CONFIG_SKIP_LOWLEVEL_INIT
109
110 /* PWM */
111 #define CONFIG_PWM
112
113 /* allow to overwrite serial and ethaddr */
114 #define CONFIG_ENV_OVERWRITE
115
116 /* Command definition*/
117 #include <config_cmd_default.h>
118
119 #define CONFIG_CMD_PING
120 #define CONFIG_CMD_ELF
121 #define CONFIG_CMD_MMC
122 #define CONFIG_CMD_EXT2
123 #define CONFIG_CMD_FAT
124 #define CONFIG_CMD_NET
125 #define CONFIG_CMD_HASH
126
127 #define CONFIG_BOOTDELAY                3
128 #define CONFIG_ZERO_BOOTDELAY_CHECK
129
130 /* Thermal Management Unit */
131 #define CONFIG_EXYNOS_TMU
132 #define CONFIG_CMD_DTT
133 #define CONFIG_TMU_CMD_DTT
134
135 /* USB */
136 #define CONFIG_CMD_USB
137 #define CONFIG_USB_XHCI
138 #define CONFIG_USB_XHCI_EXYNOS
139 #define CONFIG_SYS_USB_XHCI_MAX_ROOT_PORTS      2
140 #define CONFIG_USB_STORAGE
141
142 /* USB boot mode */
143 #define CONFIG_USB_BOOTING
144 #define EXYNOS_COPY_USB_FNPTR_ADDR      0x02020070
145 #define EXYNOS_USB_SECONDARY_BOOT       0xfeed0002
146 #define EXYNOS_IRAM_SECONDARY_BASE      0x02020018
147
148 /* TPM */
149 #define CONFIG_TPM
150 #define CONFIG_CMD_TPM
151 #define CONFIG_TPM_TIS_I2C
152 #define CONFIG_TPM_TIS_I2C_BUS_NUMBER   3
153 #define CONFIG_TPM_TIS_I2C_SLAVE_ADDR   0x20
154
155 /* MMC SPL */
156 #define CONFIG_SPL
157 #define COPY_BL2_FNPTR_ADDR     0x02020030
158
159 #define CONFIG_SPL_LIBCOMMON_SUPPORT
160 #define CONFIG_SPL_GPIO_SUPPORT
161
162 /* specific .lds file */
163 #define CONFIG_SPL_LDSCRIPT     "board/samsung/common/exynos-uboot-spl.lds"
164 #define CONFIG_SPL_TEXT_BASE    0x02023400
165 #define CONFIG_SPL_MAX_FOOTPRINT        (14 * 1024)
166
167 #define CONFIG_BOOTCOMMAND      "mmc read 40007000 451 2000; bootm 40007000"
168
169 /* Miscellaneous configurable options */
170 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
171 #define CONFIG_SYS_HUSH_PARSER          /* use "hush" command parser    */
172 #define CONFIG_SYS_PROMPT               "SMDK5250 # "
173 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size */
174 #define CONFIG_SYS_PBSIZE               384     /* Print Buffer Size */
175 #define CONFIG_SYS_MAXARGS              16      /* max number of command args */
176 #define CONFIG_DEFAULT_CONSOLE          "console=ttySAC1,115200n8\0"
177 /* Boot Argument Buffer Size */
178 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
179 /* memtest works on */
180 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE
181 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_SDRAM_BASE + 0x5E00000)
182 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 0x3E00000)
183
184 #define CONFIG_RD_LVL
185
186 #define CONFIG_NR_DRAM_BANKS    8
187 #define SDRAM_BANK_SIZE         (256UL << 20UL) /* 256 MB */
188 #define PHYS_SDRAM_1            CONFIG_SYS_SDRAM_BASE
189 #define PHYS_SDRAM_1_SIZE       SDRAM_BANK_SIZE
190 #define PHYS_SDRAM_2            (CONFIG_SYS_SDRAM_BASE + SDRAM_BANK_SIZE)
191 #define PHYS_SDRAM_2_SIZE       SDRAM_BANK_SIZE
192 #define PHYS_SDRAM_3            (CONFIG_SYS_SDRAM_BASE + (2 * SDRAM_BANK_SIZE))
193 #define PHYS_SDRAM_3_SIZE       SDRAM_BANK_SIZE
194 #define PHYS_SDRAM_4            (CONFIG_SYS_SDRAM_BASE + (3 * SDRAM_BANK_SIZE))
195 #define PHYS_SDRAM_4_SIZE       SDRAM_BANK_SIZE
196 #define PHYS_SDRAM_5            (CONFIG_SYS_SDRAM_BASE + (4 * SDRAM_BANK_SIZE))
197 #define PHYS_SDRAM_5_SIZE       SDRAM_BANK_SIZE
198 #define PHYS_SDRAM_6            (CONFIG_SYS_SDRAM_BASE + (5 * SDRAM_BANK_SIZE))
199 #define PHYS_SDRAM_6_SIZE       SDRAM_BANK_SIZE
200 #define PHYS_SDRAM_7            (CONFIG_SYS_SDRAM_BASE + (6 * SDRAM_BANK_SIZE))
201 #define PHYS_SDRAM_7_SIZE       SDRAM_BANK_SIZE
202 #define PHYS_SDRAM_8            (CONFIG_SYS_SDRAM_BASE + (7 * SDRAM_BANK_SIZE))
203 #define PHYS_SDRAM_8_SIZE       SDRAM_BANK_SIZE
204
205 #define CONFIG_SYS_MONITOR_BASE 0x00000000
206
207 /* FLASH and environment organization */
208 #define CONFIG_SYS_NO_FLASH
209 #undef CONFIG_CMD_IMLS
210 #define CONFIG_IDENT_STRING             " for SMDK5250"
211
212 #define CONFIG_SYS_MMC_ENV_DEV          0
213
214 #define CONFIG_SECURE_BL1_ONLY
215
216 /* Secure FW size configuration */
217 #ifdef  CONFIG_SECURE_BL1_ONLY
218 #define CONFIG_SEC_FW_SIZE              (8 << 10)       /* 8KB */
219 #else
220 #define CONFIG_SEC_FW_SIZE              0
221 #endif
222
223 /* Configuration of BL1, BL2, ENV Blocks on mmc */
224 #define CONFIG_RES_BLOCK_SIZE   (512)
225 #define CONFIG_BL1_SIZE         (16 << 10) /*16 K reserved for BL1*/
226 #define CONFIG_BL2_SIZE         (512UL << 10UL) /* 512 KB */
227 #define CONFIG_ENV_SIZE         (16 << 10)      /* 16 KB */
228
229 #define CONFIG_BL1_OFFSET       (CONFIG_RES_BLOCK_SIZE + CONFIG_SEC_FW_SIZE)
230 #define CONFIG_BL2_OFFSET       (CONFIG_BL1_OFFSET + CONFIG_BL1_SIZE)
231 #define CONFIG_ENV_OFFSET       (CONFIG_BL2_OFFSET + CONFIG_BL2_SIZE)
232
233 /* U-boot copy size from boot Media to DRAM.*/
234 #define BL2_START_OFFSET        (CONFIG_BL2_OFFSET/512)
235 #define BL2_SIZE_BLOC_COUNT     (CONFIG_BL2_SIZE/512)
236
237 #define CONFIG_SPI_BOOTING
238 #define EXYNOS_COPY_SPI_FNPTR_ADDR      0x02020058
239 #define SPI_FLASH_UBOOT_POS             (CONFIG_SEC_FW_SIZE + CONFIG_BL1_SIZE)
240
241 #define CONFIG_DOS_PARTITION
242 #define CONFIG_EFI_PARTITION
243 #define CONFIG_CMD_PART
244 #define CONFIG_PARTITION_UUIDS
245
246
247 #define CONFIG_IRAM_STACK       0x02050000
248
249 #define CONFIG_SYS_INIT_SP_ADDR CONFIG_IRAM_STACK
250
251 /* I2C */
252 #define CONFIG_SYS_I2C_INIT_BOARD
253 #define CONFIG_SYS_I2C
254 #define CONFIG_CMD_I2C
255 #define CONFIG_SYS_I2C_S3C24X0_SPEED    100000          /* 100 Kbps */
256 #define CONFIG_SYS_I2C_S3C24X0
257 #define CONFIG_I2C_MULTI_BUS
258 #define CONFIG_MAX_I2C_NUM      8
259 #define CONFIG_SYS_I2C_S3C24X0_SLAVE    0x0
260 #define CONFIG_I2C_EDID
261
262 /* PMIC */
263 #define CONFIG_PMIC
264 #define CONFIG_PMIC_I2C
265 #define CONFIG_PMIC_MAX77686
266
267 /* SPI */
268 #define CONFIG_ENV_IS_IN_SPI_FLASH
269 #define CONFIG_SPI_FLASH
270 #define CONFIG_ENV_SPI_BASE     0x12D30000
271
272 #ifdef CONFIG_SPI_FLASH
273 #define CONFIG_EXYNOS_SPI
274 #define CONFIG_CMD_SF
275 #define CONFIG_CMD_SPI
276 #define CONFIG_SPI_FLASH_WINBOND
277 #define CONFIG_SPI_FLASH_GIGADEVICE
278 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_0
279 #define CONFIG_SF_DEFAULT_SPEED         50000000
280 #define EXYNOS5_SPI_NUM_CONTROLLERS     5
281 #define CONFIG_OF_SPI
282 #endif
283
284 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
285 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
286 #define CONFIG_ENV_SECT_SIZE    CONFIG_ENV_SIZE
287 #define CONFIG_ENV_SPI_BUS      1
288 #define CONFIG_ENV_SPI_MAX_HZ   50000000
289 #endif
290
291 /* PMIC */
292 #define CONFIG_POWER
293 #define CONFIG_POWER_I2C
294 #define CONFIG_POWER_MAX77686
295
296 /* Ethernet Controllor Driver */
297 #ifdef CONFIG_CMD_NET
298 #define CONFIG_SMC911X
299 #define CONFIG_SMC911X_BASE             0x5000000
300 #define CONFIG_SMC911X_16_BIT
301 #define CONFIG_ENV_SROM_BANK            1
302 #endif /*CONFIG_CMD_NET*/
303
304 /* Enable PXE Support */
305 #ifdef CONFIG_CMD_NET
306 #define CONFIG_CMD_PXE
307 #define CONFIG_MENU
308 #endif
309
310 /* Sound */
311 #define CONFIG_CMD_SOUND
312 #ifdef CONFIG_CMD_SOUND
313 #define CONFIG_SOUND
314 #define CONFIG_I2S
315 #define CONFIG_SOUND_MAX98095
316 #define CONFIG_SOUND_WM8994
317 #endif
318
319 /* Enable devicetree support */
320 #define CONFIG_OF_LIBFDT
321
322 /* SHA hashing */
323 #define CONFIG_CMD_HASH
324 #define CONFIG_HASH_VERIFY
325 #define CONFIG_SHA1
326 #define CONFIG_SHA256
327
328 /* Display */
329 #define CONFIG_LCD
330 #ifdef CONFIG_LCD
331 #define CONFIG_EXYNOS_FB
332 #define CONFIG_EXYNOS_DP
333 #define LCD_XRES                        2560
334 #define LCD_YRES                        1600
335 #define LCD_BPP                 LCD_COLOR16
336 #endif
337
338 /* Enable Time Command */
339 #define CONFIG_CMD_TIME
340
341 #endif  /* __CONFIG_H */