include/configs/km8xx.h

   1 /*
   2  * (C) Copyright 2009
   3  * Heiko Schocher, DENX Software Engineering, hs@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  * configuration options, keymile 8xx board specific
  26  */
  27
  28 #ifndef __CONFIG_KM8XX_H
  29 #define __CONFIG_KM8XX_H
  30
  31 /*
  32  * High Level Configuration Options
  33  * (easy to change)
  34  */
  35
  36 #define CONFIG_KM8XX            1       /* on a km8xx board */
  37
  38 /* include common defines/options for all Keymile boards */
  39 #include "keymile-common.h"
  40
  41 #define CONFIG_8xx_GCLK_FREQ            66000000
  42
  43 #define CONFIG_SYS_SMC_UCODE_PATCH      1       /* Relocate SMC1 */
  44 #define CONFIG_SYS_SMC_DPMEM_OFFSET     0x1fc0
  45 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1 */
  46 #define CONFIG_SYS_SMC_RXBUFLEN 128
  47 #define CONFIG_SYS_MAXIDLE      10
  48
  49 #define CONFIG_SYS_CPM_BOOTCOUNT_ADDR   0x1eb0  /* In case of SMC relocation,
  50                                                  * the default value is not
  51                                                  * working
  52                                                  */
  53
  54 #define BOOTFLASH_START F0000000
  55 #define CONFIG_PRAM     512     /* protected RAM [KBytes] */
  56
  57 #define CONFIG_PREBOOT  "echo;" \
  58         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
  59         "echo"
  60
  61 #define BOOTFLASH_START F0000000
  62 #define CONFIG_PRAM     512     /* protected RAM [KBytes] */
  63
  64 #define CONFIG_ENV_IVM  "EEprom_ivm=pca9544a:70:4 \0"
  65
  66 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  67         CONFIG_KM_DEF_ENV                                               \
  68         "rootpath=/opt/eldk/ppc_8xx\0"                                  \
  69         "addcon=setenv bootargs ${bootargs} "                           \
  70                 "console=ttyCPM0,${baudrate}\0"                         \
  71         "mtdids=nor0=app \0"                                            \
  72         "mtdparts=mtdparts=app:384k(u-boot),128k(env),128k(envred),"    \
  73                 "128k(free),1536k(esw0),8704k(rootfs0),1536k(esw1),"    \
  74                 "2432k(rootfs1),640k(var),768k(cfg)\0"                  \
  75         "partition=nor0,9 \0"                                           \
  76         "new_env=prot off F0060000 F009FFFF; era F0060000 F009FFFF \0"  \
  77         CONFIG_ENV_IVM                                                  \
  78         ""
  79
  80 #undef CONFIG_RTC_MPC8xx                /* MPC866 does not support RTC  */
  81
  82 #define CONFIG_TIMESTAMP                /* but print image timestmps    */
  83
  84 /*
  85  * Low Level Configuration Settings
  86  * (address mappings, register initial values, etc.)
  87  * You should know what you are doing if you make changes here.
  88  */
  89 /*-----------------------------------------------------------------------
  90  * Internal Memory Mapped Register
  91  */
  92 #define CONFIG_SYS_IMMR         0xFFF00000
  93
  94 /*-----------------------------------------------------------------------
  95  * Definitions for initial stack pointer and data area (in DPRAM)
  96  */
  97 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
  98 #define CONFIG_SYS_INIT_RAM_END 0x2F00  /* End of used area in DPRAM    */
  99 #define CONFIG_SYS_GBL_DATA_SIZE        64
 100 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
 101 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 102
 103 /*-----------------------------------------------------------------------
 104  * Start addresses for the final memory configuration
 105  * (Set up by the startup code)
 106  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 107  */
 108 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 109 #define CONFIG_SYS_FLASH_BASE           0xf0000000
 110 #define CONFIG_SYS_MONITOR_LEN          (384 << 10) /* 384 kB for Monitor */
 111 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
 112 #define CONFIG_SYS_MALLOC_LEN           (256 << 10) /* 256 kB for malloc() */
 113
 114 /*
 115  * For booting Linux, the board info and command line data
 116  * have to be in the first 8 MB of memory, since this is
 117  * the maximum mapped by the Linux kernel during initialization.
 118  */
 119 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)
 120
 121 /*-----------------------------------------------------------------------
 122  * FLASH organization
 123  */
 124 /* max number of memory banks */
 125 #define CONFIG_SYS_MAX_FLASH_BANKS      1
 126 #define CONFIG_SYS_FLASH_SIZE           32
 127 #define CONFIG_SYS_FLASH_CFI
 128 #define CONFIG_FLASH_CFI_DRIVER
 129 /* max num of sects on one chip */
 130 #define CONFIG_SYS_MAX_FLASH_SECT       256
 131
 132 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* (in ms) */
 133 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* (in ms) */
 134
 135 #define CONFIG_ENV_IS_IN_FLASH  1
 136 #define CONFIG_ENV_OFFSET       CONFIG_SYS_MONITOR_LEN
 137 #define CONFIG_ENV_SIZE         0x04000 /* Total Size of Environment Sector */
 138 #define CONFIG_ENV_SECT_SIZE    0x20000 /* Total Size of Environment Sector */
 139
 140 /* Address and size of Redundant Environment Sector     */
 141 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET+CONFIG_ENV_SECT_SIZE)
 142 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
 143 #define CONFIG_ENV_BUFFER_PRINT         1
 144
 145 /*-----------------------------------------------------------------------
 146  * Cache Configuration
 147  */
 148 #define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx CPUs  */
 149 #if defined(CONFIG_CMD_KGDB)
 150 #define CONFIG_SYS_CACHELINE_SHIFT      4       /* log base 2 of the above value */
 151 #endif
 152
 153 /*-----------------------------------------------------------------------
 154  * SYPCR - System Protection Control                            11-9
 155  * SYPCR can only be written once after reset!
 156  *-----------------------------------------------------------------------
 157  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
 158  */
 159 #define CONFIG_SYS_SYPCR        0xffffff89
 160
 161 /*-----------------------------------------------------------------------
 162  * SIUMCR - SIU Module Configuration                            11-6
 163  *-----------------------------------------------------------------------
 164  */
 165 #define CONFIG_SYS_SIUMCR       0x00610480
 166
 167 /*-----------------------------------------------------------------------
 168  * TBSCR - Time Base Status and Control                         11-26
 169  *-----------------------------------------------------------------------
 170  * Clear Reference Interrupt Status, Timebase freezing enabled
 171  */
 172 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
 173
 174 /*-----------------------------------------------------------------------
 175  * PISCR - Periodic Interrupt Status and Control                11-31
 176  *-----------------------------------------------------------------------
 177  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
 178  */
 179 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF)
 180
 181 /*-----------------------------------------------------------------------
 182  * SCCR - System Clock and reset Control Register               15-27
 183  *-----------------------------------------------------------------------
 184  * Set clock output, timebase and RTC source and divider,
 185  * power management and some other internal clocks
 186  */
 187 #define SCCR_MASK       0x01800000
 188 #define CONFIG_SYS_SCCR 0x01800000
 189
 190 #define CONFIG_SYS_DER 0
 191
 192 /*
 193  * Init Memory Controller:
 194  *
 195  * BR0/1 and OR0/1 (FLASH)
 196  */
 197
 198 #define FLASH_BASE0_PRELIM      0xf0000000      /* FLASH bank #0        */
 199
 200 /* used to re-map FLASH both when starting from SRAM or FLASH:
 201  * restrict access enough to keep SRAM working (if any)
 202  * but not too much to meddle with FLASH accesses
 203  */
 204 #define CONFIG_SYS_REMAP_OR_AM          0x80000000      /* OR addr mask */
 205 #define CONFIG_SYS_PRELIM_OR_AM 0xE0000000      /* OR addr mask */
 206
 207 /*
 208  * FLASH timing: Default value of OR0 after reset
 209  */
 210 #define CONFIG_SYS_OR0_PRELIM   0xfe000954
 211 #define CONFIG_SYS_BR0_PRELIM   0xf0000401
 212
 213 /*
 214  * BR1 and OR1 (SDRAM)
 215  *
 216  */
 217 #define SDRAM_BASE1_PRELIM      0x00000000      /* SDRAM bank #0        */
 218 #define SDRAM_MAX_SIZE          (64 << 20)      /* max 64 MB per bank   */
 219
 220 /* SDRAM timing: Multiplexed addresses, GPL5 output to GPL5_A (don't care) */
 221 #define CONFIG_SYS_OR_TIMING_SDRAM      0x00000A00
 222
 223 #define CONFIG_SYS_OR1_PRELIM   0xfc000800
 224 #define CONFIG_SYS_BR1_PRELIM   (0x000000C0 | 0x01)
 225
 226 #define CONFIG_SYS_MPTPR        0x0200
 227 /* PTB=16, AMB=001, FIXME 1 RAS precharge cycles, 1 READ loop cycle (not used),
 228    1 Write loop Cycle (not used), 1 Timer Loop Cycle */
 229 #define CONFIG_SYS_MBMR 0x10964111
 230 #define CONFIG_SYS_MAR          0x00000088
 231
 232 /*
 233  * 4096 Rows from SDRAM example configuration
 234  * 1000 factor s -> ms
 235  * 64   PTP (pre-divider from MPTPR) from SDRAM example configuration
 236  * 4    Number of refresh cycles per period
 237  * 64   Refresh cycle in ms per number of rows
 238  */
 239 #define CONFIG_SYS_PTA_PER_CLK  ((4096 * 64 * 1000) / (4 * 64))
 240
 241 /* GPIO/PIGGY on CS3 initialization values
 242 */
 243 #define CONFIG_SYS_PIGGY_BASE   (0x30000000)
 244 #define CONFIG_SYS_OR3_PRELIM   (0xfe000d24)
 245 #define CONFIG_SYS_BR3_PRELIM   (0x30000401)
 246
 247 /*
 248  * Internal Definitions
 249  *
 250  * Boot Flags
 251  */
 252 #define BOOTFLAG_COLD   0x01    /* Normal Power-On: Boot from FLASH */
 253 #define BOOTFLAG_WARM   0x02    /* Software reboot                  */
 254
 255 #define CONFIG_SCC3_ENET
 256 #define CONFIG_ETHPRIME         "SCC ETHERNET"
 257 #define CONFIG_HAS_ETH0
 258
 259 /* pass open firmware flat tree */
 260 #define CONFIG_OF_LIBFDT        1
 261 #define CONFIG_OF_BOARD_SETUP   1
 262
 263 #define OF_STDOUT_PATH          "/soc/cpm/serial@a80"
 264
 265 /* enable I2C and select the hardware/software driver */
 266 #undef  CONFIG_HARD_I2C                 /* I2C with hardware support */
 267 #define CONFIG_SOFT_I2C         1       /* I2C bit-banged       */
 268 /* I2C speed and slave address */
 269 #define CONFIG_SYS_I2C_SPEED            50000
 270 #define CONFIG_SYS_I2C_SLAVE            0x7F
 271 #define I2C_SOFT_DECLARATIONS
 272
 273 /*
 274  * Software (bit-bang) I2C driver configuration
 275  */
 276 #define I2C_BASE_DIR    ((u16 *)(CONFIG_SYS_PIGGY_BASE + 0x04))
 277 #define I2C_BASE_PORT   ((u8 *)(CONFIG_SYS_PIGGY_BASE + 0x09))
 278
 279 #define SDA_BIT         0x40
 280 #define SCL_BIT         0x80
 281 #define SDA_CONF        0x1000
 282 #define SCL_CONF        0x2000
 283
 284 #define I2C_ACTIVE      do {} while (0)
 285 #define I2C_TRISTATE    do {} while (0)
 286 #define I2C_READ        ((in_8(I2C_BASE_PORT) & SDA_BIT) == SDA_BIT)
 287 #define I2C_SDA(bit)    if(bit) { \
 288                                 clrbits(be16, I2C_BASE_DIR, SDA_CONF); \
 289                         } else { \
 290                                 clrbits(8, I2C_BASE_PORT, SDA_BIT); \
 291                                 setbits(be16, I2C_BASE_DIR, SDA_CONF); \
 292                         }
 293 #define I2C_SCL(bit)    if(bit) { \
 294                                 clrbits(be16, I2C_BASE_DIR, SCL_CONF); \
 295                         } else { \
 296                                 clrbits(8, I2C_BASE_PORT, SCL_BIT); \
 297                                 setbits(be16, I2C_BASE_DIR, SCL_CONF); \
 298                         }
 299 #define I2C_DELAY       udelay(50)      /* 1/4 I2C clock duration */
 300
 301 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  1
 302
 303 /* I2C SYSMON (LM75, AD7414 is almost compatible)               */
 304 #define CONFIG_DTT_LM75         1       /* ON Semi's LM75       */
 305 #define CONFIG_DTT_SENSORS      {0, 2, 4, 6}    /* Sensor addresses */
 306 #define CONFIG_SYS_DTT_MAX_TEMP 70
 307 #define CONFIG_SYS_DTT_LOW_TEMP -30
 308 #define CONFIG_SYS_DTT_HYSTERESIS       3
 309 #define CONFIG_SYS_DTT_BUS_NUM          (CONFIG_SYS_MAX_I2C_BUS)
 310
 311 #define MTDIDS_DEFAULT          "nor0=app"
 312 #define MTDPARTS_DEFAULT ( \
 313         "mtdparts=app:384k(u-boot),128k(env),128k(envred),128k(free),"  \
 314         "1536k(esw0),8704k(rootfs0),1536k(esw1),2432k(rootfs1),640k(var)," \
 315         "768k(cfg)")
 316
 317 #endif  /* __CONFIG_KM8XX_H */