Exynos: Make sure ps_hold gets set in the SPL
[karo-tx-uboot.git] / include / mmc.h
1 /*
2  * Copyright 2008,2010 Freescale Semiconductor, Inc
3  * Andy Fleming
4  *
5  * Based (loosely) on the Linux code
6  *
7  * SPDX-License-Identifier:     GPL-2.0+
8  */
9
10 #ifndef _MMC_H_
11 #define _MMC_H_
12
13 #include <linux/list.h>
14 #include <linux/compiler.h>
15 #include <part.h>
16
17 #define SD_VERSION_SD   0x20000
18 #define SD_VERSION_3    (SD_VERSION_SD | 0x300)
19 #define SD_VERSION_2    (SD_VERSION_SD | 0x200)
20 #define SD_VERSION_1_0  (SD_VERSION_SD | 0x100)
21 #define SD_VERSION_1_10 (SD_VERSION_SD | 0x10a)
22 #define MMC_VERSION_MMC         0x10000
23 #define MMC_VERSION_UNKNOWN     (MMC_VERSION_MMC)
24 #define MMC_VERSION_1_2         (MMC_VERSION_MMC | 0x102)
25 #define MMC_VERSION_1_4         (MMC_VERSION_MMC | 0x104)
26 #define MMC_VERSION_2_2         (MMC_VERSION_MMC | 0x202)
27 #define MMC_VERSION_3           (MMC_VERSION_MMC | 0x300)
28 #define MMC_VERSION_4           (MMC_VERSION_MMC | 0x400)
29 #define MMC_VERSION_4_1         (MMC_VERSION_MMC | 0x401)
30 #define MMC_VERSION_4_2         (MMC_VERSION_MMC | 0x402)
31 #define MMC_VERSION_4_3         (MMC_VERSION_MMC | 0x403)
32 #define MMC_VERSION_4_41        (MMC_VERSION_MMC | 0x429)
33 #define MMC_VERSION_4_5         (MMC_VERSION_MMC | 0x405)
34
35 #define MMC_MODE_HS             (1 << 0)
36 #define MMC_MODE_HS_52MHz       (1 << 1)
37 #define MMC_MODE_4BIT           (1 << 2)
38 #define MMC_MODE_8BIT           (1 << 3)
39 #define MMC_MODE_SPI            (1 << 4)
40 #define MMC_MODE_HC             (1 << 5)
41 #define MMC_MODE_DDR_52MHz      (1 << 6)
42
43 #define SD_DATA_4BIT    0x00040000
44
45 #define IS_SD(x) (x->version & SD_VERSION_SD)
46
47 #define MMC_DATA_READ           1
48 #define MMC_DATA_WRITE          2
49
50 #define NO_CARD_ERR             -16 /* No SD/MMC card inserted */
51 #define UNUSABLE_ERR            -17 /* Unusable Card */
52 #define COMM_ERR                -18 /* Communications Error */
53 #define TIMEOUT                 -19
54 #define IN_PROGRESS             -20 /* operation is in progress */
55
56 #define MMC_CMD_GO_IDLE_STATE           0
57 #define MMC_CMD_SEND_OP_COND            1
58 #define MMC_CMD_ALL_SEND_CID            2
59 #define MMC_CMD_SET_RELATIVE_ADDR       3
60 #define MMC_CMD_SET_DSR                 4
61 #define MMC_CMD_SWITCH                  6
62 #define MMC_CMD_SELECT_CARD             7
63 #define MMC_CMD_SEND_EXT_CSD            8
64 #define MMC_CMD_SEND_CSD                9
65 #define MMC_CMD_SEND_CID                10
66 #define MMC_CMD_STOP_TRANSMISSION       12
67 #define MMC_CMD_SEND_STATUS             13
68 #define MMC_CMD_SET_BLOCKLEN            16
69 #define MMC_CMD_READ_SINGLE_BLOCK       17
70 #define MMC_CMD_READ_MULTIPLE_BLOCK     18
71 #define MMC_CMD_WRITE_SINGLE_BLOCK      24
72 #define MMC_CMD_WRITE_MULTIPLE_BLOCK    25
73 #define MMC_CMD_ERASE_GROUP_START       35
74 #define MMC_CMD_ERASE_GROUP_END         36
75 #define MMC_CMD_ERASE                   38
76 #define MMC_CMD_APP_CMD                 55
77 #define MMC_CMD_SPI_READ_OCR            58
78 #define MMC_CMD_SPI_CRC_ON_OFF          59
79 #define MMC_CMD_RES_MAN                 62
80
81 #define MMC_CMD62_ARG1                  0xefac62ec
82 #define MMC_CMD62_ARG2                  0xcbaea7
83
84
85 #define SD_CMD_SEND_RELATIVE_ADDR       3
86 #define SD_CMD_SWITCH_FUNC              6
87 #define SD_CMD_SEND_IF_COND             8
88
89 #define SD_CMD_APP_SET_BUS_WIDTH        6
90 #define SD_CMD_ERASE_WR_BLK_START       32
91 #define SD_CMD_ERASE_WR_BLK_END         33
92 #define SD_CMD_APP_SEND_OP_COND         41
93 #define SD_CMD_APP_SEND_SCR             51
94
95 /* SCR definitions in different words */
96 #define SD_HIGHSPEED_BUSY       0x00020000
97 #define SD_HIGHSPEED_SUPPORTED  0x00020000
98
99 #define OCR_BUSY                0x80000000
100 #define OCR_HCS                 0x40000000
101 #define OCR_VOLTAGE_MASK        0x007FFF80
102 #define OCR_ACCESS_MODE         0x60000000
103
104 #define SECURE_ERASE            0x80000000
105
106 #define MMC_STATUS_MASK         (~0x0206BF7F)
107 #define MMC_STATUS_RDY_FOR_DATA (1 << 8)
108 #define MMC_STATUS_CURR_STATE   (0xf << 9)
109 #define MMC_STATUS_ERROR        (1 << 19)
110
111 #define MMC_STATE_PRG           (7 << 9)
112
113 #define MMC_VDD_165_195         0x00000080      /* VDD voltage 1.65 - 1.95 */
114 #define MMC_VDD_20_21           0x00000100      /* VDD voltage 2.0 ~ 2.1 */
115 #define MMC_VDD_21_22           0x00000200      /* VDD voltage 2.1 ~ 2.2 */
116 #define MMC_VDD_22_23           0x00000400      /* VDD voltage 2.2 ~ 2.3 */
117 #define MMC_VDD_23_24           0x00000800      /* VDD voltage 2.3 ~ 2.4 */
118 #define MMC_VDD_24_25           0x00001000      /* VDD voltage 2.4 ~ 2.5 */
119 #define MMC_VDD_25_26           0x00002000      /* VDD voltage 2.5 ~ 2.6 */
120 #define MMC_VDD_26_27           0x00004000      /* VDD voltage 2.6 ~ 2.7 */
121 #define MMC_VDD_27_28           0x00008000      /* VDD voltage 2.7 ~ 2.8 */
122 #define MMC_VDD_28_29           0x00010000      /* VDD voltage 2.8 ~ 2.9 */
123 #define MMC_VDD_29_30           0x00020000      /* VDD voltage 2.9 ~ 3.0 */
124 #define MMC_VDD_30_31           0x00040000      /* VDD voltage 3.0 ~ 3.1 */
125 #define MMC_VDD_31_32           0x00080000      /* VDD voltage 3.1 ~ 3.2 */
126 #define MMC_VDD_32_33           0x00100000      /* VDD voltage 3.2 ~ 3.3 */
127 #define MMC_VDD_33_34           0x00200000      /* VDD voltage 3.3 ~ 3.4 */
128 #define MMC_VDD_34_35           0x00400000      /* VDD voltage 3.4 ~ 3.5 */
129 #define MMC_VDD_35_36           0x00800000      /* VDD voltage 3.5 ~ 3.6 */
130
131 #define MMC_SWITCH_MODE_CMD_SET         0x00 /* Change the command set */
132 #define MMC_SWITCH_MODE_SET_BITS        0x01 /* Set bits in EXT_CSD byte
133                                                 addressed by index which are
134                                                 1 in value field */
135 #define MMC_SWITCH_MODE_CLEAR_BITS      0x02 /* Clear bits in EXT_CSD byte
136                                                 addressed by index, which are
137                                                 1 in value field */
138 #define MMC_SWITCH_MODE_WRITE_BYTE      0x03 /* Set target byte to value */
139
140 #define SD_SWITCH_CHECK         0
141 #define SD_SWITCH_SWITCH        1
142
143 /*
144  * EXT_CSD fields
145  */
146 #define EXT_CSD_GP_SIZE_MULT            143     /* R/W */
147 #define EXT_CSD_PARTITIONS_ATTRIBUTE    156     /* R/W */
148 #define EXT_CSD_PARTITIONING_SUPPORT    160     /* RO */
149 #define EXT_CSD_RST_N_FUNCTION          162     /* R/W */
150 #define EXT_CSD_RPMB_MULT               168     /* RO */
151 #define EXT_CSD_ERASE_GROUP_DEF         175     /* R/W */
152 #define EXT_CSD_BOOT_BUS_WIDTH          177
153 #define EXT_CSD_PART_CONF               179     /* R/W */
154 #define EXT_CSD_BUS_WIDTH               183     /* R/W */
155 #define EXT_CSD_HS_TIMING               185     /* R/W */
156 #define EXT_CSD_REV                     192     /* RO */
157 #define EXT_CSD_CARD_TYPE               196     /* RO */
158 #define EXT_CSD_SEC_CNT                 212     /* RO, 4 bytes */
159 #define EXT_CSD_HC_WP_GRP_SIZE          221     /* RO */
160 #define EXT_CSD_HC_ERASE_GRP_SIZE       224     /* RO */
161 #define EXT_CSD_BOOT_MULT               226     /* RO */
162
163 /*
164  * EXT_CSD field definitions
165  */
166
167 #define EXT_CSD_CMD_SET_NORMAL          (1 << 0)
168 #define EXT_CSD_CMD_SET_SECURE          (1 << 1)
169 #define EXT_CSD_CMD_SET_CPSECURE        (1 << 2)
170
171 #define EXT_CSD_CARD_TYPE_26    (1 << 0)        /* Card can run at 26MHz */
172 #define EXT_CSD_CARD_TYPE_52    (1 << 1)        /* Card can run at 52MHz */
173 #define EXT_CSD_CARD_TYPE_DDR_1_8V      (1 << 2)
174 #define EXT_CSD_CARD_TYPE_DDR_1_2V      (1 << 3)
175 #define EXT_CSD_CARD_TYPE_DDR_52        (EXT_CSD_CARD_TYPE_DDR_1_8V \
176                                         | EXT_CSD_CARD_TYPE_DDR_1_2V)
177
178 #define EXT_CSD_BUS_WIDTH_1     0       /* Card is in 1 bit mode */
179 #define EXT_CSD_BUS_WIDTH_4     1       /* Card is in 4 bit mode */
180 #define EXT_CSD_BUS_WIDTH_8     2       /* Card is in 8 bit mode */
181 #define EXT_CSD_DDR_BUS_WIDTH_4 5       /* Card is in 4 bit DDR mode */
182 #define EXT_CSD_DDR_BUS_WIDTH_8 6       /* Card is in 8 bit DDR mode */
183
184 #define EXT_CSD_BOOT_ACK_ENABLE                 (1 << 6)
185 #define EXT_CSD_BOOT_PARTITION_ENABLE           (1 << 3)
186 #define EXT_CSD_PARTITION_ACCESS_ENABLE         (1 << 0)
187 #define EXT_CSD_PARTITION_ACCESS_DISABLE        (0 << 0)
188
189 #define EXT_CSD_BOOT_ACK(x)             (x << 6)
190 #define EXT_CSD_BOOT_PART_NUM(x)        (x << 3)
191 #define EXT_CSD_PARTITION_ACCESS(x)     (x << 0)
192
193 #define EXT_CSD_BOOT_BUS_WIDTH_MODE(x)  (x << 3)
194 #define EXT_CSD_BOOT_BUS_WIDTH_RESET(x) (x << 2)
195 #define EXT_CSD_BOOT_BUS_WIDTH_WIDTH(x) (x)
196
197 #define R1_ILLEGAL_COMMAND              (1 << 22)
198 #define R1_APP_CMD                      (1 << 5)
199
200 #define MMC_RSP_PRESENT (1 << 0)
201 #define MMC_RSP_136     (1 << 1)                /* 136 bit response */
202 #define MMC_RSP_CRC     (1 << 2)                /* expect valid crc */
203 #define MMC_RSP_BUSY    (1 << 3)                /* card may send busy */
204 #define MMC_RSP_OPCODE  (1 << 4)                /* response contains opcode */
205
206 #define MMC_RSP_NONE    (0)
207 #define MMC_RSP_R1      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE)
208 #define MMC_RSP_R1b     (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE| \
209                         MMC_RSP_BUSY)
210 #define MMC_RSP_R2      (MMC_RSP_PRESENT|MMC_RSP_136|MMC_RSP_CRC)
211 #define MMC_RSP_R3      (MMC_RSP_PRESENT)
212 #define MMC_RSP_R4      (MMC_RSP_PRESENT)
213 #define MMC_RSP_R5      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE)
214 #define MMC_RSP_R6      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE)
215 #define MMC_RSP_R7      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE)
216
217 #define MMCPART_NOAVAILABLE     (0xff)
218 #define PART_ACCESS_MASK        (0x7)
219 #define PART_SUPPORT            (0x1)
220 #define PART_ENH_ATTRIB         (0x1f)
221
222 /* Maximum block size for MMC */
223 #define MMC_MAX_BLOCK_LEN       512
224
225 /* The number of MMC physical partitions.  These consist of:
226  * boot partitions (2), general purpose partitions (4) in MMC v4.4.
227  */
228 #define MMC_NUM_BOOT_PARTITION  2
229
230 struct mmc_cid {
231         unsigned long psn;
232         unsigned short oid;
233         unsigned char mid;
234         unsigned char prv;
235         unsigned char mdt;
236         char pnm[7];
237 };
238
239 struct mmc_cmd {
240         ushort cmdidx;
241         uint resp_type;
242         uint cmdarg;
243         uint response[4];
244 };
245
246 struct mmc_data {
247         union {
248                 char *dest;
249                 const char *src; /* src buffers don't get written to */
250         };
251         uint flags;
252         uint blocks;
253         uint blocksize;
254 };
255
256 /* forward decl. */
257 struct mmc;
258
259 struct mmc_ops {
260         int (*send_cmd)(struct mmc *mmc,
261                         struct mmc_cmd *cmd, struct mmc_data *data);
262         void (*set_ios)(struct mmc *mmc);
263         int (*init)(struct mmc *mmc);
264         int (*getcd)(struct mmc *mmc);
265         int (*getwp)(struct mmc *mmc);
266 };
267
268 struct mmc_config {
269         const char *name;
270         const struct mmc_ops *ops;
271         uint host_caps;
272         uint voltages;
273         uint f_min;
274         uint f_max;
275         uint b_max;
276         unsigned char part_type;
277 };
278
279 /* TODO struct mmc should be in mmc_private but it's hard to fix right now */
280 struct mmc {
281         struct list_head link;
282         const struct mmc_config *cfg;   /* provided configuration */
283         uint version;
284         void *priv;
285         uint has_init;
286         int high_capacity;
287         uint bus_width;
288         uint clock;
289         uint card_caps;
290         uint ocr;
291         uint dsr;
292         uint dsr_imp;
293         uint scr[2];
294         uint csd[4];
295         uint cid[4];
296         ushort rca;
297         char part_config;
298         char part_num;
299         uint tran_speed;
300         uint read_bl_len;
301         uint write_bl_len;
302         uint erase_grp_size;
303         u64 capacity;
304         u64 capacity_user;
305         u64 capacity_boot;
306         u64 capacity_rpmb;
307         u64 capacity_gp[4];
308         block_dev_desc_t block_dev;
309         char op_cond_pending;   /* 1 if we are waiting on an op_cond command */
310         char init_in_progress;  /* 1 if we have done mmc_start_init() */
311         char preinit;           /* start init as early as possible */
312         uint op_cond_response;  /* the response byte from the last op_cond */
313 };
314
315 int mmc_register(struct mmc *mmc);
316 struct mmc *mmc_create(const struct mmc_config *cfg, void *priv);
317 void mmc_destroy(struct mmc *mmc);
318 int mmc_initialize(bd_t *bis);
319 int mmc_init(struct mmc *mmc);
320 int mmc_read(struct mmc *mmc, u64 src, uchar *dst, int size);
321 void mmc_set_clock(struct mmc *mmc, uint clock);
322 struct mmc *find_mmc_device(int dev_num);
323 int mmc_set_dev(int dev_num);
324 void print_mmc_devices(char separator);
325 int get_mmc_num(void);
326 int board_mmc_getcd(struct mmc *mmc);
327 int mmc_switch_part(int dev_num, unsigned int part_num);
328 int mmc_getcd(struct mmc *mmc);
329 int mmc_getwp(struct mmc *mmc);
330 int mmc_set_dsr(struct mmc *mmc, u16 val);
331 /* Function to change the size of boot partition and rpmb partitions */
332 int mmc_boot_partition_size_change(struct mmc *mmc, unsigned long bootsize,
333                                         unsigned long rpmbsize);
334 /* Function to modify the PARTITION_CONFIG field of EXT_CSD */
335 int mmc_set_part_conf(struct mmc *mmc, u8 ack, u8 part_num, u8 access);
336 /* Function to modify the BOOT_BUS_WIDTH field of EXT_CSD */
337 int mmc_set_boot_bus_width(struct mmc *mmc, u8 width, u8 reset, u8 mode);
338 /* Function to modify the RST_n_FUNCTION field of EXT_CSD */
339 int mmc_set_rst_n_function(struct mmc *mmc, u8 enable);
340
341 /**
342  * Start device initialization and return immediately; it does not block on
343  * polling OCR (operation condition register) status.  Then you should call
344  * mmc_init, which would block on polling OCR status and complete the device
345  * initializatin.
346  *
347  * @param mmc   Pointer to a MMC device struct
348  * @return 0 on success, IN_PROGRESS on waiting for OCR status, <0 on error.
349  */
350 int mmc_start_init(struct mmc *mmc);
351
352 /**
353  * Set preinit flag of mmc device.
354  *
355  * This will cause the device to be pre-inited during mmc_initialize(),
356  * which may save boot time if the device is not accessed until later.
357  * Some eMMC devices take 200-300ms to init, but unfortunately they
358  * must be sent a series of commands to even get them to start preparing
359  * for operation.
360  *
361  * @param mmc           Pointer to a MMC device struct
362  * @param preinit       preinit flag value
363  */
364 void mmc_set_preinit(struct mmc *mmc, int preinit);
365
366 #ifdef CONFIG_GENERIC_MMC
367 #ifdef CONFIG_MMC_SPI
368 #define mmc_host_is_spi(mmc)    ((mmc)->cfg->host_caps & MMC_MODE_SPI)
369 #else
370 #define mmc_host_is_spi(mmc)    0
371 #endif
372 struct mmc *mmc_spi_init(uint bus, uint cs, uint speed, uint mode);
373 #else
374 int mmc_legacy_init(int verbose);
375 #endif
376
377 int board_mmc_init(bd_t *bis);
378
379 /* Set block count limit because of 16 bit register limit on some hardware*/
380 #ifndef CONFIG_SYS_MMC_MAX_BLK_COUNT
381 #define CONFIG_SYS_MMC_MAX_BLK_COUNT 65535
382 #endif
383
384 #endif /* _MMC_H_ */