]> git.kernelconcepts.de Git - karo-tx-uboot.git/blobdiff - include/configs/M5272C3.h
Exynos5420: Introduce support for the Peach-Pit board
[karo-tx-uboot.git] / include / configs / M5272C3.h
index cc456dc08a9c9ab886b7211ceac6c3bbe4c0e7e9..4c84126559d2c2b579f1caaf9fd727c7efd83528 100644 (file)
@@ -3,23 +3,7 @@
  *
  * (C) Copyright 2003 Josef Baumgartner <josef.baumgartner@telex.de>
  *
- * See file CREDITS for list of people who contributed to this
- * project.
- *
- * This program is free software; you can redistribute it and/or
- * modify it under the terms of the GNU General Public License as
- * published by the Free Software Foundation; either version 2 of
- * the License, or (at your option) any later version.
- *
- * This program is distributed in the hope that it will be useful,
- * but WITHOUT ANY WARRANTY; without even the implied warranty of
- * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.         See the
- * GNU General Public License for more details.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
- * MA 02111-1307 USA
+ * SPDX-License-Identifier:    GPL-2.0+
  */
 
 /*
  * High Level Configuration Options
  * (easy to change)
  */
-#define CONFIG_MCF52x2                 /* define processor family */
-#define CONFIG_M5272                   /* define processor type */
+#define CONFIG_MCF52x2         /* define processor family */
+#define CONFIG_M5272           /* define processor type */
 
-#define FEC_ENET
+#define CONFIG_MCFTMR
 
-#define CONFIG_BAUDRATE                19200
-#define CFG_BAUDRATE_TABLE { 9600 , 19200 , 38400 , 57600, 115200 }
+#define CONFIG_MCFUART
+#define CONFIG_SYS_UART_PORT           (0)
+#define CONFIG_BAUDRATE                115200
 
-#define CONFIG_WATCHDOG
+#undef CONFIG_WATCHDOG
 #define CONFIG_WATCHDOG_TIMEOUT 10000  /* timeout in milliseconds */
 
-#define CONFIG_MONITOR_IS_IN_RAM       /* define if monitor is started from a pre-loader */
+#undef CONFIG_MONITOR_IS_IN_RAM        /* define if monitor is started from a pre-loader */
 
 /* Configuration for environment
  * Environment is embedded in u-boot in the second sector of the flash
  */
 #ifndef CONFIG_MONITOR_IS_IN_RAM
-#define CFG_ENV_OFFSET         0x4000
-#define CFG_ENV_SECT_SIZE      0x2000
-#define CFG_ENV_IS_IN_FLASH    1
-#define CFG_ENV_IS_EMBEDDED    1
+#define CONFIG_ENV_OFFSET              0x4000
+#define CONFIG_ENV_SECT_SIZE   0x2000
+#define CONFIG_ENV_IS_IN_FLASH 1
 #else
-#define CFG_ENV_ADDR           0xffe04000
-#define CFG_ENV_SECT_SIZE      0x2000
-#define CFG_ENV_IS_IN_FLASH    1
+#define CONFIG_ENV_ADDR                0xffe04000
+#define CONFIG_ENV_SECT_SIZE   0x2000
+#define CONFIG_ENV_IS_IN_FLASH 1
 #endif
 
-
 /*
  * BOOTP options
  */
 #define CONFIG_BOOTP_GATEWAY
 #define CONFIG_BOOTP_HOSTNAME
 
-
 /*
  * Command line configuration.
  */
 #include <config_cmd_default.h>
 
+#define CONFIG_CMD_CACHE
 #define CONFIG_CMD_MII
+#define CONFIG_CMD_NET
+#define CONFIG_CMD_PING
+#define CONFIG_CMD_MISC
+#define CONFIG_CMD_ELF
+#define CONFIG_CMD_FLASH
+#define CONFIG_CMD_MEMORY
 
 #undef CONFIG_CMD_LOADS
 #undef CONFIG_CMD_LOADB
 
-
 #define CONFIG_BOOTDELAY       5
+#define CONFIG_MCFFEC
+#ifdef CONFIG_MCFFEC
+#      define CONFIG_MII               1
+#      define CONFIG_MII_INIT          1
+#      define CONFIG_SYS_DISCOVER_PHY
+#      define CONFIG_SYS_RX_ETH_BUFFER 8
+#      define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
+
+#      define CONFIG_SYS_FEC0_PINMUX           0
+#      define CONFIG_SYS_FEC0_MIIBASE          CONFIG_SYS_FEC0_IOBASE
+#      define MCFFEC_TOUT_LOOP         50000
+/* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
+#      ifndef CONFIG_SYS_DISCOVER_PHY
+#              define FECDUPLEX        FULL
+#              define FECSPEED         _100BASET
+#      else
+#              ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
+#                      define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
+#              endif
+#      endif                   /* CONFIG_SYS_DISCOVER_PHY */
+#endif
 
-#define CFG_PROMPT             "-> "
-#define CFG_LONGHELP                           /* undef to save memory         */
+#ifdef CONFIG_MCFFEC
+#      define CONFIG_ETHADDR   00:e0:0c:bc:e5:60
+#      define CONFIG_IPADDR    192.162.1.2
+#      define CONFIG_NETMASK   255.255.255.0
+#      define CONFIG_SERVERIP  192.162.1.1
+#      define CONFIG_GATEWAYIP 192.162.1.1
+#      define CONFIG_OVERWRITE_ETHADDR_ONCE
+#endif                         /* CONFIG_MCFFEC */
+
+#define CONFIG_HOSTNAME                M5272C3
+#define CONFIG_EXTRA_ENV_SETTINGS              \
+       "netdev=eth0\0"                         \
+       "loadaddr=10000\0"                      \
+       "u-boot=u-boot.bin\0"                   \
+       "load=tftp ${loadaddr) ${u-boot}\0"     \
+       "upd=run load; run prog\0"              \
+       "prog=prot off ffe00000 ffe3ffff;"      \
+       "era ffe00000 ffe3ffff;"                \
+       "cp.b ${loadaddr} ffe00000 ${filesize};"\
+       "save\0"                                \
+       ""
+
+#define CONFIG_SYS_PROMPT              "-> "
+#define CONFIG_SYS_LONGHELP            /* undef to save memory */
 
 #if defined(CONFIG_CMD_KGDB)
-#define CFG_CBSIZE             1024            /* Console I/O Buffer Size      */
+#define CONFIG_SYS_CBSIZE              1024    /* Console I/O Buffer Size      */
 #else
-#define CFG_CBSIZE             256             /* Console I/O Buffer Size      */
+#define CONFIG_SYS_CBSIZE              256     /* Console I/O Buffer Size      */
 #endif
-#define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
-#define CFG_MAXARGS            16              /* max number of command args   */
-#define CFG_BARGSIZE           CFG_CBSIZE      /* Boot Argument Buffer Size    */
-
-#define CFG_LOAD_ADDR          0x20000
-
-#define CFG_MEMTEST_START      0x400
-#define CFG_MEMTEST_END                0x380000
 
-#define CFG_HZ                 1000
-#define CFG_CLK                        66000000
+#define CONFIG_SYS_PBSIZE              (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)        /* Print Buffer Size */
+#define CONFIG_SYS_MAXARGS             16      /* max number of command args   */
+#define CONFIG_SYS_BARGSIZE            CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
+#define CONFIG_SYS_LOAD_ADDR           0x20000
+#define CONFIG_SYS_MEMTEST_START       0x400
+#define CONFIG_SYS_MEMTEST_END         0x380000
+#define CONFIG_SYS_CLK                 66000000
 
 /*
  * Low Level Configuration Settings
  * (address mappings, register initial values, etc.)
  * You should know what you are doing if you make changes here.
  */
-
-#define CFG_MBAR               0x10000000      /* Register Base Addrs */
-
-#define CFG_SCR                        0x0003;
-#define CFG_SPR                        0xffff;
-
-#define CFG_DISCOVER_PHY
-#define CFG_ENET_BD_BASE       0x380000
+#define CONFIG_SYS_MBAR                0x10000000      /* Register Base Addrs */
+#define CONFIG_SYS_SCR                 0x0003
+#define CONFIG_SYS_SPR                 0xffff
 
 /*-----------------------------------------------------------------------
  * Definitions for initial stack pointer and data area (in DPRAM)
  */
-#define CFG_INIT_RAM_ADDR      0x20000000
-#define CFG_INIT_RAM_END       0x1000  /* End of used area in internal SRAM    */
-#define CFG_GBL_DATA_SIZE      64      /* size in bytes reserved for initial data */
-#define CFG_GBL_DATA_OFFSET    (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
-#define CFG_INIT_SP_OFFSET     CFG_GBL_DATA_OFFSET
+#define CONFIG_SYS_INIT_RAM_ADDR       0x20000000
+#define CONFIG_SYS_INIT_RAM_SIZE       0x1000  /* Size of used area in internal SRAM    */
+#define CONFIG_SYS_GBL_DATA_OFFSET     (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
+#define CONFIG_SYS_INIT_SP_OFFSET      CONFIG_SYS_GBL_DATA_OFFSET
 
 /*-----------------------------------------------------------------------
  * Start addresses for the final memory configuration
  * (Set up by the startup code)
- * Please note that CFG_SDRAM_BASE _must_ start at 0
+ * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
  */
-#define CFG_SDRAM_BASE         0x00000000
-#define CFG_SDRAM_SIZE         4               /* SDRAM size in MB */
-#define CFG_FLASH_BASE         0xffe00000
+#define CONFIG_SYS_SDRAM_BASE          0x00000000
+#define CONFIG_SYS_SDRAM_SIZE          4       /* SDRAM size in MB */
+#define CONFIG_SYS_FLASH_BASE          0xffe00000
 
 #ifdef CONFIG_MONITOR_IS_IN_RAM
-#define CFG_MONITOR_BASE       0x20000
+#define CONFIG_SYS_MONITOR_BASE        0x20000
 #else
-#define CFG_MONITOR_BASE       (CFG_FLASH_BASE + 0x400)
+#define CONFIG_SYS_MONITOR_BASE        (CONFIG_SYS_FLASH_BASE + 0x400)
 #endif
 
-#define CFG_MONITOR_LEN                0x20000
-#define CFG_MALLOC_LEN         (256 << 10)
-#define CFG_BOOTPARAMS_LEN     64*1024
+#define CONFIG_SYS_MONITOR_LEN         0x20000
+#define CONFIG_SYS_MALLOC_LEN          (256 << 10)
+#define CONFIG_SYS_BOOTPARAMS_LEN      64*1024
 
 /*
  * For booting Linux, the board info and command line data
  * have to be in the first 8 MB of memory, since this is
  * the maximum mapped by the Linux kernel during initialization ??
  */
-#define CFG_BOOTMAPSZ          (8 << 20)       /* Initial Memory map for Linux */
+#define CONFIG_SYS_BOOTMAPSZ           (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
 
-/*-----------------------------------------------------------------------
+/*
  * FLASH organization
  */
-#define CFG_MAX_FLASH_BANKS    1       /* max number of memory banks           */
-#define CFG_MAX_FLASH_SECT     11      /* max number of sectors on one chip    */
-#define CFG_FLASH_ERASE_TOUT   1000
+#define CONFIG_SYS_FLASH_CFI
+#ifdef CONFIG_SYS_FLASH_CFI
+#      define CONFIG_FLASH_CFI_DRIVER  1
+#      define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
+#      define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
+#      define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
+#      define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
+#      define CONFIG_SYS_FLASH_PROTECTION      /* "Real" (hardware) sectors protection */
+#endif
 
 /*-----------------------------------------------------------------------
  * Cache Configuration
  */
-#define CFG_CACHELINE_SIZE     16
+#define CONFIG_SYS_CACHELINE_SIZE      16
+
+#define ICACHE_STATUS                  (CONFIG_SYS_INIT_RAM_ADDR + \
+                                        CONFIG_SYS_INIT_RAM_SIZE - 8)
+#define DCACHE_STATUS                  (CONFIG_SYS_INIT_RAM_ADDR + \
+                                        CONFIG_SYS_INIT_RAM_SIZE - 4)
+#define CONFIG_SYS_ICACHE_INV          (CF_CACR_CINV | CF_CACR_INVI)
+#define CONFIG_SYS_CACHE_ACR0          (CONFIG_SYS_SDRAM_BASE | \
+                                        CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
+                                        CF_ACR_EN | CF_ACR_SM_ALL)
+#define CONFIG_SYS_CACHE_ICACR         (CF_CACR_CENB | CF_CACR_CINV | \
+                                        CF_CACR_DISD | CF_CACR_INVI | \
+                                        CF_CACR_CEIB | CF_CACR_DCM | \
+                                        CF_CACR_EUSP)
 
 /*-----------------------------------------------------------------------
  * Memory bank definitions
  */
-#define CFG_BR0_PRELIM         0xFFE00201
-#define CFG_OR0_PRELIM         0xFFE00014
-
-#define CFG_BR1_PRELIM         0
-#define CFG_OR1_PRELIM         0
-
-#define CFG_BR2_PRELIM         0x30000001
-#define CFG_OR2_PRELIM         0xFFF80000
-
-#define CFG_BR3_PRELIM         0
-#define CFG_OR3_PRELIM         0
-
-#define CFG_BR4_PRELIM         0
-#define CFG_OR4_PRELIM         0
-
-#define CFG_BR5_PRELIM         0
-#define CFG_OR5_PRELIM         0
-
-#define CFG_BR6_PRELIM         0
-#define CFG_OR6_PRELIM         0
-
-#define CFG_BR7_PRELIM         0x00000701
-#define CFG_OR7_PRELIM         0xFFC0007C
+#define CONFIG_SYS_BR0_PRELIM          0xFFE00201
+#define CONFIG_SYS_OR0_PRELIM          0xFFE00014
+#define CONFIG_SYS_BR1_PRELIM          0
+#define CONFIG_SYS_OR1_PRELIM          0
+#define CONFIG_SYS_BR2_PRELIM          0x30000001
+#define CONFIG_SYS_OR2_PRELIM          0xFFF80000
+#define CONFIG_SYS_BR3_PRELIM          0
+#define CONFIG_SYS_OR3_PRELIM          0
+#define CONFIG_SYS_BR4_PRELIM          0
+#define CONFIG_SYS_OR4_PRELIM          0
+#define CONFIG_SYS_BR5_PRELIM          0
+#define CONFIG_SYS_OR5_PRELIM          0
+#define CONFIG_SYS_BR6_PRELIM          0
+#define CONFIG_SYS_OR6_PRELIM          0
+#define CONFIG_SYS_BR7_PRELIM          0x00000701
+#define CONFIG_SYS_OR7_PRELIM          0xFFC0007C
 
 /*-----------------------------------------------------------------------
  * Port configuration
  */
-#define CFG_PACNT              0x00000000
-#define CFG_PADDR              0x0000
-#define CFG_PADAT              0x0000
-#define CFG_PBCNT              0x55554155              /* Ethernet/UART configuration */
-#define CFG_PBDDR              0x0000
-#define CFG_PBDAT              0x0000
-#define CFG_PDCNT              0x00000000
-
-#endif /* _M5272C3_H */
+#define CONFIG_SYS_PACNT               0x00000000
+#define CONFIG_SYS_PADDR               0x0000
+#define CONFIG_SYS_PADAT               0x0000
+#define CONFIG_SYS_PBCNT               0x55554155      /* Ethernet/UART configuration */
+#define CONFIG_SYS_PBDDR               0x0000
+#define CONFIG_SYS_PBDAT               0x0000
+#define CONFIG_SYS_PDCNT               0x00000000
+#endif                         /* _M5272C3_H */