drivers/net/mpc5xxx_fec.c

   1 /*
   2  * (C) Copyright 2003-2005
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * This file is based on mpc4200fec.c,
   6  * (C) Copyright Motorola, Inc., 2000
   7  */
   8
   9 #include <common.h>
  10 #include <mpc5xxx.h>
  11 #include <mpc5xxx_sdma.h>
  12 #include <malloc.h>
  13 #include <net.h>
  14 #include <miiphy.h>
  15 #include "mpc5xxx_fec.h"
  16
  17 DECLARE_GLOBAL_DATA_PTR;
  18
  19 /* #define DEBUG        0x28 */
  20
  21 #if defined(CONFIG_CMD_NET) && defined(CONFIG_NET_MULTI) && \
  22         defined(CONFIG_MPC5xxx_FEC)
  23
  24 #if !(defined(CONFIG_MII) || defined(CONFIG_CMD_MII))
  25 #error "CONFIG_MII has to be defined!"
  26 #endif
  27
  28 #if (DEBUG & 0x60)
  29 static void tfifo_print(char *devname, mpc5xxx_fec_priv *fec);
  30 static void rfifo_print(char *devname, mpc5xxx_fec_priv *fec);
  31 #endif /* DEBUG */
  32
  33 #if (DEBUG & 0x40)
  34 static uint32 local_crc32(char *string, unsigned int crc_value, int len);
  35 #endif
  36
  37 typedef struct {
  38     uint8 data[1500];           /* actual data */
  39     int length;                 /* actual length */
  40     int used;                   /* buffer in use or not */
  41     uint8 head[16];             /* MAC header(6 + 6 + 2) + 2(aligned) */
  42 } NBUF;
  43
  44 int fec5xxx_miiphy_read(char *devname, uint8 phyAddr, uint8 regAddr, uint16 * retVal);
  45 int fec5xxx_miiphy_write(char *devname, uint8 phyAddr, uint8 regAddr, uint16 data);
  46
  47 /********************************************************************/
  48 #if (DEBUG & 0x2)
  49 static void mpc5xxx_fec_phydump (char *devname)
  50 {
  51         uint16 phyStatus, i;
  52         uint8 phyAddr = CONFIG_PHY_ADDR;
  53         uint8 reg_mask[] = {
  54 #if CONFIG_PHY_TYPE == 0x79c874 /* AMD Am79C874 */
  55                 /* regs to print: 0...7, 16...19, 21, 23, 24 */
  56                 1, 1, 1, 1,  1, 1, 1, 1,     0, 0, 0, 0,  0, 0, 0, 0,
  57                 1, 1, 1, 1,  0, 1, 0, 1,     1, 0, 0, 0,  0, 0, 0, 0,
  58 #else
  59                 /* regs to print: 0...8, 16...20 */
  60                 1, 1, 1, 1,  1, 1, 1, 1,     1, 0, 0, 0,  0, 0, 0, 0,
  61                 1, 1, 1, 1,  1, 0, 0, 0,     0, 0, 0, 0,  0, 0, 0, 0,
  62 #endif
  63         };
  64
  65         for (i = 0; i < 32; i++) {
  66                 if (reg_mask[i]) {
  67                         miiphy_read(devname, phyAddr, i, &phyStatus);
  68                         printf("Mii reg %d: 0x%04x\n", i, phyStatus);
  69                 }
  70         }
  71 }
  72 #endif
  73
  74 /********************************************************************/
  75 static int mpc5xxx_fec_rbd_init(mpc5xxx_fec_priv *fec)
  76 {
  77         int ix;
  78         char *data;
  79         static int once = 0;
  80
  81         for (ix = 0; ix < FEC_RBD_NUM; ix++) {
  82                 if (!once) {
  83                         data = (char *)malloc(FEC_MAX_PKT_SIZE);
  84                         if (data == NULL) {
  85                                 printf ("RBD INIT FAILED\n");
  86                                 return -1;
  87                         }
  88                         fec->rbdBase[ix].dataPointer = (uint32)data;
  89                 }
  90                 fec->rbdBase[ix].status = FEC_RBD_EMPTY;
  91                 fec->rbdBase[ix].dataLength = 0;
  92         }
  93         once ++;
  94
  95         /*
  96          * have the last RBD to close the ring
  97          */
  98         fec->rbdBase[ix - 1].status |= FEC_RBD_WRAP;
  99         fec->rbdIndex = 0;
 100
 101         return 0;
 102 }
 103
 104 /********************************************************************/
 105 static void mpc5xxx_fec_tbd_init(mpc5xxx_fec_priv *fec)
 106 {
 107         int ix;
 108
 109         for (ix = 0; ix < FEC_TBD_NUM; ix++) {
 110                 fec->tbdBase[ix].status = 0;
 111         }
 112
 113         /*
 114          * Have the last TBD to close the ring
 115          */
 116         fec->tbdBase[ix - 1].status |= FEC_TBD_WRAP;
 117
 118         /*
 119          * Initialize some indices
 120          */
 121         fec->tbdIndex = 0;
 122         fec->usedTbdIndex = 0;
 123         fec->cleanTbdNum = FEC_TBD_NUM;
 124 }
 125
 126 /********************************************************************/
 127 static void mpc5xxx_fec_rbd_clean(mpc5xxx_fec_priv *fec, volatile FEC_RBD * pRbd)
 128 {
 129         /*
 130          * Reset buffer descriptor as empty
 131          */
 132         if ((fec->rbdIndex) == (FEC_RBD_NUM - 1))
 133                 pRbd->status = (FEC_RBD_WRAP | FEC_RBD_EMPTY);
 134         else
 135                 pRbd->status = FEC_RBD_EMPTY;
 136
 137         pRbd->dataLength = 0;
 138
 139         /*
 140          * Now, we have an empty RxBD, restart the SmartDMA receive task
 141          */
 142         SDMA_TASK_ENABLE(FEC_RECV_TASK_NO);
 143
 144         /*
 145          * Increment BD count
 146          */
 147         fec->rbdIndex = (fec->rbdIndex + 1) % FEC_RBD_NUM;
 148 }
 149
 150 /********************************************************************/
 151 static void mpc5xxx_fec_tbd_scrub(mpc5xxx_fec_priv *fec)
 152 {
 153         volatile FEC_TBD *pUsedTbd;
 154
 155 #if (DEBUG & 0x1)
 156         printf ("tbd_scrub: fec->cleanTbdNum = %d, fec->usedTbdIndex = %d\n",
 157                 fec->cleanTbdNum, fec->usedTbdIndex);
 158 #endif
 159
 160         /*
 161          * process all the consumed TBDs
 162          */
 163         while (fec->cleanTbdNum < FEC_TBD_NUM) {
 164                 pUsedTbd = &fec->tbdBase[fec->usedTbdIndex];
 165                 if (pUsedTbd->status & FEC_TBD_READY) {
 166 #if (DEBUG & 0x20)
 167                         printf("Cannot clean TBD %d, in use\n", fec->cleanTbdNum);
 168 #endif
 169                         return;
 170                 }
 171
 172                 /*
 173                  * clean this buffer descriptor
 174                  */
 175                 if (fec->usedTbdIndex == (FEC_TBD_NUM - 1))
 176                         pUsedTbd->status = FEC_TBD_WRAP;
 177                 else
 178                         pUsedTbd->status = 0;
 179
 180                 /*
 181                  * update some indeces for a correct handling of the TBD ring
 182                  */
 183                 fec->cleanTbdNum++;
 184                 fec->usedTbdIndex = (fec->usedTbdIndex + 1) % FEC_TBD_NUM;
 185         }
 186 }
 187
 188 /********************************************************************/
 189 static void mpc5xxx_fec_set_hwaddr(mpc5xxx_fec_priv *fec, char *mac)
 190 {
 191         uint8 currByte;                 /* byte for which to compute the CRC */
 192         int byte;                       /* loop - counter */
 193         int bit;                        /* loop - counter */
 194         uint32 crc = 0xffffffff;        /* initial value */
 195
 196         /*
 197          * The algorithm used is the following:
 198          * we loop on each of the six bytes of the provided address,
 199          * and we compute the CRC by left-shifting the previous
 200          * value by one position, so that each bit in the current
 201          * byte of the address may contribute the calculation. If
 202          * the latter and the MSB in the CRC are different, then
 203          * the CRC value so computed is also ex-ored with the
 204          * "polynomium generator". The current byte of the address
 205          * is also shifted right by one bit at each iteration.
 206          * This is because the CRC generatore in hardware is implemented
 207          * as a shift-register with as many ex-ores as the radixes
 208          * in the polynomium. This suggests that we represent the
 209          * polynomiumm itself as a 32-bit constant.
 210          */
 211         for (byte = 0; byte < 6; byte++) {
 212                 currByte = mac[byte];
 213                 for (bit = 0; bit < 8; bit++) {
 214                         if ((currByte & 0x01) ^ (crc & 0x01)) {
 215                                 crc >>= 1;
 216                                 crc = crc ^ 0xedb88320;
 217                         } else {
 218                                 crc >>= 1;
 219                         }
 220                         currByte >>= 1;
 221                 }
 222         }
 223
 224         crc = crc >> 26;
 225
 226         /*
 227          * Set individual hash table register
 228          */
 229         if (crc >= 32) {
 230                 fec->eth->iaddr1 = (1 << (crc - 32));
 231                 fec->eth->iaddr2 = 0;
 232         } else {
 233                 fec->eth->iaddr1 = 0;
 234                 fec->eth->iaddr2 = (1 << crc);
 235         }
 236
 237         /*
 238          * Set physical address
 239          */
 240         fec->eth->paddr1 = (mac[0] << 24) + (mac[1] << 16) + (mac[2] << 8) + mac[3];
 241         fec->eth->paddr2 = (mac[4] << 24) + (mac[5] << 16) + 0x8808;
 242 }
 243
 244 /********************************************************************/
 245 static int mpc5xxx_fec_init(struct eth_device *dev, bd_t * bis)
 246 {
 247         mpc5xxx_fec_priv *fec = (mpc5xxx_fec_priv *)dev->priv;
 248         struct mpc5xxx_sdma *sdma = (struct mpc5xxx_sdma *)MPC5XXX_SDMA;
 249
 250 #if (DEBUG & 0x1)
 251         printf ("mpc5xxx_fec_init... Begin\n");
 252 #endif
 253
 254         /*
 255          * Initialize RxBD/TxBD rings
 256          */
 257         mpc5xxx_fec_rbd_init(fec);
 258         mpc5xxx_fec_tbd_init(fec);
 259
 260         /*
 261          * Clear FEC-Lite interrupt event register(IEVENT)
 262          */
 263         fec->eth->ievent = 0xffffffff;
 264
 265         /*
 266          * Set interrupt mask register
 267          */
 268         fec->eth->imask = 0x00000000;
 269
 270         /*
 271          * Set FEC-Lite receive control register(R_CNTRL):
 272          */
 273         if (fec->xcv_type == SEVENWIRE) {
 274                 /*
 275                  * Frame length=1518; 7-wire mode
 276                  */
 277                 fec->eth->r_cntrl = 0x05ee0020; /*0x05ee0000;FIXME */
 278         } else {
 279                 /*
 280                  * Frame length=1518; MII mode;
 281                  */
 282                 fec->eth->r_cntrl = 0x05ee0024; /*0x05ee0004;FIXME */
 283         }
 284
 285         fec->eth->x_cntrl = 0x00000000; /* half-duplex, heartbeat disabled */
 286         if (fec->xcv_type != SEVENWIRE) {
 287                 /*
 288                  * Set MII_SPEED = (1/(mii_speed * 2)) * System Clock
 289                  * and do not drop the Preamble.
 290                  */
 291                 fec->eth->mii_speed = (((gd->ipb_clk >> 20) / 5) << 1); /* No MII for 7-wire mode */
 292         }
 293
 294         /*
 295          * Set Opcode/Pause Duration Register
 296          */
 297         fec->eth->op_pause = 0x00010020;        /*FIXME 0xffff0020; */
 298
 299         /*
 300          * Set Rx FIFO alarm and granularity value
 301          */
 302         fec->eth->rfifo_cntrl = 0x0c000000
 303                                 | (fec->eth->rfifo_cntrl & ~0x0f000000);
 304         fec->eth->rfifo_alarm = 0x0000030c;
 305 #if (DEBUG & 0x22)
 306         if (fec->eth->rfifo_status & 0x00700000 ) {
 307                 printf("mpc5xxx_fec_init() RFIFO error\n");
 308         }
 309 #endif
 310
 311         /*
 312          * Set Tx FIFO granularity value
 313          */
 314         fec->eth->tfifo_cntrl = 0x0c000000
 315                                 | (fec->eth->tfifo_cntrl & ~0x0f000000);
 316 #if (DEBUG & 0x2)
 317         printf("tfifo_status: 0x%08x\n", fec->eth->tfifo_status);
 318         printf("tfifo_alarm: 0x%08x\n", fec->eth->tfifo_alarm);
 319 #endif
 320
 321         /*
 322          * Set transmit fifo watermark register(X_WMRK), default = 64
 323          */
 324         fec->eth->tfifo_alarm = 0x00000080;
 325         fec->eth->x_wmrk = 0x2;
 326
 327         /*
 328          * Set individual address filter for unicast address
 329          * and set physical address registers.
 330          */
 331         mpc5xxx_fec_set_hwaddr(fec, (char *)dev->enetaddr);
 332
 333         /*
 334          * Set multicast address filter
 335          */
 336         fec->eth->gaddr1 = 0x00000000;
 337         fec->eth->gaddr2 = 0x00000000;
 338
 339         /*
 340          * Turn ON cheater FSM: ????
 341          */
 342         fec->eth->xmit_fsm = 0x03000000;
 343
 344 #if defined(CONFIG_MPC5200)
 345         /*
 346          * Turn off COMM bus prefetch in the MGT5200 BestComm. It doesn't
 347          * work w/ the current receive task.
 348          */
 349          sdma->PtdCntrl |= 0x00000001;
 350 #endif
 351
 352         /*
 353          * Set priority of different initiators
 354          */
 355         sdma->IPR0 = 7;         /* always */
 356         sdma->IPR3 = 6;         /* Eth RX */
 357         sdma->IPR4 = 5;         /* Eth Tx */
 358
 359         /*
 360          * Clear SmartDMA task interrupt pending bits
 361          */
 362         SDMA_CLEAR_IEVENT(FEC_RECV_TASK_NO);
 363
 364         /*
 365          * Initialize SmartDMA parameters stored in SRAM
 366          */
 367         *(volatile int *)FEC_TBD_BASE = (int)fec->tbdBase;
 368         *(volatile int *)FEC_RBD_BASE = (int)fec->rbdBase;
 369         *(volatile int *)FEC_TBD_NEXT = (int)fec->tbdBase;
 370         *(volatile int *)FEC_RBD_NEXT = (int)fec->rbdBase;
 371
 372         /*
 373          * Enable FEC-Lite controller
 374          */
 375         fec->eth->ecntrl |= 0x00000006;
 376
 377 #if (DEBUG & 0x2)
 378         if (fec->xcv_type != SEVENWIRE)
 379                 mpc5xxx_fec_phydump (dev->name);
 380 #endif
 381
 382         /*
 383          * Enable SmartDMA receive task
 384          */
 385         SDMA_TASK_ENABLE(FEC_RECV_TASK_NO);
 386
 387 #if (DEBUG & 0x1)
 388         printf("mpc5xxx_fec_init... Done \n");
 389 #endif
 390
 391         return 1;
 392 }
 393
 394 /********************************************************************/
 395 static int mpc5xxx_fec_init_phy(struct eth_device *dev, bd_t * bis)
 396 {
 397         mpc5xxx_fec_priv *fec = (mpc5xxx_fec_priv *)dev->priv;
 398         const uint8 phyAddr = CONFIG_PHY_ADDR;  /* Only one PHY */
 399
 400 #if (DEBUG & 0x1)
 401         printf ("mpc5xxx_fec_init_phy... Begin\n");
 402 #endif
 403
 404         /*
 405          * Initialize GPIO pins
 406          */
 407         if (fec->xcv_type == SEVENWIRE) {
 408                 /*  10MBit with 7-wire operation */
 409 #if defined(CONFIG_TOTAL5200)
 410                 /* 7-wire and USB2 on Ethernet */
 411                 *(vu_long *)MPC5XXX_GPS_PORT_CONFIG |= 0x00030000;
 412 #else   /* !CONFIG_TOTAL5200 */
 413                 /* 7-wire only */
 414                 *(vu_long *)MPC5XXX_GPS_PORT_CONFIG |= 0x00020000;
 415 #endif  /* CONFIG_TOTAL5200 */
 416         } else {
 417                 /* 100MBit with MD operation */
 418                 *(vu_long *)MPC5XXX_GPS_PORT_CONFIG |= 0x00050000;
 419         }
 420
 421         /*
 422          * Clear FEC-Lite interrupt event register(IEVENT)
 423          */
 424         fec->eth->ievent = 0xffffffff;
 425
 426         /*
 427          * Set interrupt mask register
 428          */
 429         fec->eth->imask = 0x00000000;
 430
 431 /*
 432  * In original Promess-provided code PHY initialization is disabled with the
 433  * following comment: "Phy initialization is DISABLED for now.  There was a
 434  * problem with running 100 Mbps on PRO board". Thus we temporarily disable
 435  * PHY initialization for the Motion-PRO board, until a proper fix is found.
 436  */
 437
 438         if (fec->xcv_type != SEVENWIRE) {
 439                 /*
 440                  * Set MII_SPEED = (1/(mii_speed * 2)) * System Clock
 441                  * and do not drop the Preamble.
 442                  */
 443                 fec->eth->mii_speed = (((gd->ipb_clk >> 20) / 5) << 1); /* No MII for 7-wire mode */
 444         }
 445
 446         if (fec->xcv_type != SEVENWIRE) {
 447                 /*
 448                  * Initialize PHY(LXT971A):
 449                  *
 450                  *   Generally, on power up, the LXT971A reads its configuration
 451                  *   pins to check for forced operation, If not cofigured for
 452                  *   forced operation, it uses auto-negotiation/parallel detection
 453                  *   to automatically determine line operating conditions.
 454                  *   If the PHY device on the other side of the link supports
 455                  *   auto-negotiation, the LXT971A auto-negotiates with it
 456                  *   using Fast Link Pulse(FLP) Bursts. If the PHY partner does not
 457                  *   support auto-negotiation, the LXT971A automatically detects
 458                  *   the presence of either link pulses(10Mbps PHY) or Idle
 459                  *   symbols(100Mbps) and sets its operating conditions accordingly.
 460                  *
 461                  *   When auto-negotiation is controlled by software, the following
 462                  *   steps are recommended.
 463                  *
 464                  * Note:
 465                  *   The physical address is dependent on hardware configuration.
 466                  *
 467                  */
 468                 int timeout = 1;
 469                 uint16 phyStatus;
 470
 471                 /*
 472                  * Reset PHY, then delay 300ns
 473                  */
 474                 miiphy_write(dev->name, phyAddr, 0x0, 0x8000);
 475                 udelay(1000);
 476
 477 #if defined(CONFIG_UC101) || defined(CONFIG_MUCMC52)
 478                 /* Set the LED configuration Register for the UC101
 479                    and MUCMC52 Board */
 480                 miiphy_write(dev->name, phyAddr, 0x14, 0x4122);
 481 #endif
 482                 if (fec->xcv_type == MII10) {
 483                         /*
 484                          * Force 10Base-T, FDX operation
 485                          */
 486 #if (DEBUG & 0x2)
 487                         printf("Forcing 10 Mbps ethernet link... ");
 488 #endif
 489                         miiphy_read(dev->name, phyAddr, 0x1, &phyStatus);
 490                         /*
 491                         miiphy_write(dev->name, fec, phyAddr, 0x0, 0x0100);
 492                         */
 493                         miiphy_write(dev->name, phyAddr, 0x0, 0x0180);
 494
 495                         timeout = 20;
 496                         do {    /* wait for link status to go down */
 497                                 udelay(10000);
 498                                 if ((timeout--) == 0) {
 499 #if (DEBUG & 0x2)
 500                                         printf("hmmm, should not have waited...");
 501 #endif
 502                                         break;
 503                                 }
 504                                 miiphy_read(dev->name, phyAddr, 0x1, &phyStatus);
 505 #if (DEBUG & 0x2)
 506                                 printf("=");
 507 #endif
 508                         } while ((phyStatus & 0x0004)); /* !link up */
 509
 510                         timeout = 1000;
 511                         do {    /* wait for link status to come back up */
 512                                 udelay(10000);
 513                                 if ((timeout--) == 0) {
 514                                         printf("failed. Link is down.\n");
 515                                         break;
 516                                 }
 517                                 miiphy_read(dev->name, phyAddr, 0x1, &phyStatus);
 518 #if (DEBUG & 0x2)
 519                                 printf("+");
 520 #endif
 521                         } while (!(phyStatus & 0x0004));        /* !link up */
 522
 523 #if (DEBUG & 0x2)
 524                         printf ("done.\n");
 525 #endif
 526                 } else {        /* MII100 */
 527                         /*
 528                          * Set the auto-negotiation advertisement register bits
 529                          */
 530                         miiphy_write(dev->name, phyAddr, 0x4, 0x01e1);
 531
 532                         /*
 533                          * Set MDIO bit 0.12 = 1(&& bit 0.9=1?) to enable auto-negotiation
 534                          */
 535                         miiphy_write(dev->name, phyAddr, 0x0, 0x1200);
 536
 537                         /*
 538                          * Wait for AN completion
 539                          */
 540                         timeout = 5000;
 541                         do {
 542                                 udelay(1000);
 543
 544                                 if ((timeout--) == 0) {
 545 #if (DEBUG & 0x2)
 546                                         printf("PHY auto neg 0 failed...\n");
 547 #endif
 548                                         return -1;
 549                                 }
 550
 551                                 if (miiphy_read(dev->name, phyAddr, 0x1, &phyStatus) != 0) {
 552 #if (DEBUG & 0x2)
 553                                         printf("PHY auto neg 1 failed 0x%04x...\n", phyStatus);
 554 #endif
 555                                         return -1;
 556                                 }
 557                         } while (!(phyStatus & 0x0004));
 558
 559 #if (DEBUG & 0x2)
 560                         printf("PHY auto neg complete! \n");
 561 #endif
 562                 }
 563
 564         }
 565
 566 #if (DEBUG & 0x2)
 567         if (fec->xcv_type != SEVENWIRE)
 568                 mpc5xxx_fec_phydump (dev->name);
 569 #endif
 570
 571
 572 #if (DEBUG & 0x1)
 573         printf("mpc5xxx_fec_init_phy... Done \n");
 574 #endif
 575
 576         return 1;
 577 }
 578
 579 /********************************************************************/
 580 static void mpc5xxx_fec_halt(struct eth_device *dev)
 581 {
 582 #if defined(CONFIG_MPC5200)
 583         struct mpc5xxx_sdma *sdma = (struct mpc5xxx_sdma *)MPC5XXX_SDMA;
 584 #endif
 585         mpc5xxx_fec_priv *fec = (mpc5xxx_fec_priv *)dev->priv;
 586         int counter = 0xffff;
 587
 588 #if (DEBUG & 0x2)
 589         if (fec->xcv_type != SEVENWIRE)
 590                 mpc5xxx_fec_phydump (dev->name);
 591 #endif
 592
 593         /*
 594          * mask FEC chip interrupts
 595          */
 596         fec->eth->imask = 0;
 597
 598         /*
 599          * issue graceful stop command to the FEC transmitter if necessary
 600          */
 601         fec->eth->x_cntrl |= 0x00000001;
 602
 603         /*
 604          * wait for graceful stop to register
 605          */
 606         while ((counter--) && (!(fec->eth->ievent & 0x10000000))) ;
 607
 608         /*
 609          * Disable SmartDMA tasks
 610          */
 611         SDMA_TASK_DISABLE (FEC_XMIT_TASK_NO);
 612         SDMA_TASK_DISABLE (FEC_RECV_TASK_NO);
 613
 614 #if defined(CONFIG_MPC5200)
 615         /*
 616          * Turn on COMM bus prefetch in the MGT5200 BestComm after we're
 617          * done. It doesn't work w/ the current receive task.
 618          */
 619          sdma->PtdCntrl &= ~0x00000001;
 620 #endif
 621
 622         /*
 623          * Disable the Ethernet Controller
 624          */
 625         fec->eth->ecntrl &= 0xfffffffd;
 626
 627         /*
 628          * Clear FIFO status registers
 629          */
 630         fec->eth->rfifo_status &= 0x00700000;
 631         fec->eth->tfifo_status &= 0x00700000;
 632
 633         fec->eth->reset_cntrl = 0x01000000;
 634
 635         /*
 636          * Issue a reset command to the FEC chip
 637          */
 638         fec->eth->ecntrl |= 0x1;
 639
 640         /*
 641          * wait at least 16 clock cycles
 642          */
 643         udelay(10);
 644
 645 #if (DEBUG & 0x3)
 646         printf("Ethernet task stopped\n");
 647 #endif
 648 }
 649
 650 #if (DEBUG & 0x60)
 651 /********************************************************************/
 652
 653 static void tfifo_print(char *devname, mpc5xxx_fec_priv *fec)
 654 {
 655         uint16 phyAddr = CONFIG_PHY_ADDR;
 656         uint16 phyStatus;
 657
 658         if ((fec->eth->tfifo_lrf_ptr != fec->eth->tfifo_lwf_ptr)
 659                 || (fec->eth->tfifo_rdptr != fec->eth->tfifo_wrptr)) {
 660
 661                 miiphy_read(devname, phyAddr, 0x1, &phyStatus);
 662                 printf("\nphyStatus: 0x%04x\n", phyStatus);
 663                 printf("ecntrl:   0x%08x\n", fec->eth->ecntrl);
 664                 printf("ievent:   0x%08x\n", fec->eth->ievent);
 665                 printf("x_status: 0x%08x\n", fec->eth->x_status);
 666                 printf("tfifo: status  0x%08x\n", fec->eth->tfifo_status);
 667
 668                 printf("       control 0x%08x\n", fec->eth->tfifo_cntrl);
 669                 printf("       lrfp    0x%08x\n", fec->eth->tfifo_lrf_ptr);
 670                 printf("       lwfp    0x%08x\n", fec->eth->tfifo_lwf_ptr);
 671                 printf("       alarm   0x%08x\n", fec->eth->tfifo_alarm);
 672                 printf("       readptr 0x%08x\n", fec->eth->tfifo_rdptr);
 673                 printf("       writptr 0x%08x\n", fec->eth->tfifo_wrptr);
 674         }
 675 }
 676
 677 static void rfifo_print(char *devname, mpc5xxx_fec_priv *fec)
 678 {
 679         uint16 phyAddr = CONFIG_PHY_ADDR;
 680         uint16 phyStatus;
 681
 682         if ((fec->eth->rfifo_lrf_ptr != fec->eth->rfifo_lwf_ptr)
 683                 || (fec->eth->rfifo_rdptr != fec->eth->rfifo_wrptr)) {
 684
 685                 miiphy_read(devname, phyAddr, 0x1, &phyStatus);
 686                 printf("\nphyStatus: 0x%04x\n", phyStatus);
 687                 printf("ecntrl:   0x%08x\n", fec->eth->ecntrl);
 688                 printf("ievent:   0x%08x\n", fec->eth->ievent);
 689                 printf("x_status: 0x%08x\n", fec->eth->x_status);
 690                 printf("rfifo: status  0x%08x\n", fec->eth->rfifo_status);
 691
 692                 printf("       control 0x%08x\n", fec->eth->rfifo_cntrl);
 693                 printf("       lrfp    0x%08x\n", fec->eth->rfifo_lrf_ptr);
 694                 printf("       lwfp    0x%08x\n", fec->eth->rfifo_lwf_ptr);
 695                 printf("       alarm   0x%08x\n", fec->eth->rfifo_alarm);
 696                 printf("       readptr 0x%08x\n", fec->eth->rfifo_rdptr);
 697                 printf("       writptr 0x%08x\n", fec->eth->rfifo_wrptr);
 698         }
 699 }
 700 #endif /* DEBUG */
 701
 702 /********************************************************************/
 703
 704 static int mpc5xxx_fec_send(struct eth_device *dev, volatile void *eth_data,
 705                 int data_length)
 706 {
 707         /*
 708          * This routine transmits one frame.  This routine only accepts
 709          * 6-byte Ethernet addresses.
 710          */
 711         mpc5xxx_fec_priv *fec = (mpc5xxx_fec_priv *)dev->priv;
 712         volatile FEC_TBD *pTbd;
 713
 714 #if (DEBUG & 0x20)
 715         printf("tbd status: 0x%04x\n", fec->tbdBase[0].status);
 716         tfifo_print(dev->name, fec);
 717 #endif
 718
 719         /*
 720          * Clear Tx BD ring at first
 721          */
 722         mpc5xxx_fec_tbd_scrub(fec);
 723
 724         /*
 725          * Check for valid length of data.
 726          */
 727         if ((data_length > 1500) || (data_length <= 0)) {
 728                 return -1;
 729         }
 730
 731         /*
 732          * Check the number of vacant TxBDs.
 733          */
 734         if (fec->cleanTbdNum < 1) {
 735 #if (DEBUG & 0x20)
 736                 printf("No available TxBDs ...\n");
 737 #endif
 738                 return -1;
 739         }
 740
 741         /*
 742          * Get the first TxBD to send the mac header
 743          */
 744         pTbd = &fec->tbdBase[fec->tbdIndex];
 745         pTbd->dataLength = data_length;
 746         pTbd->dataPointer = (uint32)eth_data;
 747         pTbd->status |= FEC_TBD_LAST | FEC_TBD_TC | FEC_TBD_READY;
 748         fec->tbdIndex = (fec->tbdIndex + 1) % FEC_TBD_NUM;
 749
 750 #if (DEBUG & 0x100)
 751         printf("SDMA_TASK_ENABLE, fec->tbdIndex = %d \n", fec->tbdIndex);
 752 #endif
 753
 754         /*
 755          * Kick the MII i/f
 756          */
 757         if (fec->xcv_type != SEVENWIRE) {
 758                 uint16 phyStatus;
 759                 miiphy_read(dev->name, 0, 0x1, &phyStatus);
 760         }
 761
 762         /*
 763          * Enable SmartDMA transmit task
 764          */
 765
 766 #if (DEBUG & 0x20)
 767         tfifo_print(dev->name, fec);
 768 #endif
 769         SDMA_TASK_ENABLE (FEC_XMIT_TASK_NO);
 770 #if (DEBUG & 0x20)
 771         tfifo_print(dev->name, fec);
 772 #endif
 773 #if (DEBUG & 0x8)
 774         printf( "+" );
 775 #endif
 776
 777         fec->cleanTbdNum -= 1;
 778
 779 #if (DEBUG & 0x129) && (DEBUG & 0x80000000)
 780         printf ("smartDMA ethernet Tx task enabled\n");
 781 #endif
 782         /*
 783          * wait until frame is sent .
 784          */
 785         while (pTbd->status & FEC_TBD_READY) {
 786                 udelay(10);
 787 #if (DEBUG & 0x8)
 788                 printf ("TDB status = %04x\n", pTbd->status);
 789 #endif
 790         }
 791
 792         return 0;
 793 }
 794
 795
 796 /********************************************************************/
 797 static int mpc5xxx_fec_recv(struct eth_device *dev)
 798 {
 799         /*
 800          * This command pulls one frame from the card
 801          */
 802         mpc5xxx_fec_priv *fec = (mpc5xxx_fec_priv *)dev->priv;
 803         volatile FEC_RBD *pRbd = &fec->rbdBase[fec->rbdIndex];
 804         unsigned long ievent;
 805         int frame_length, len = 0;
 806         NBUF *frame;
 807         uchar buff[FEC_MAX_PKT_SIZE];
 808
 809 #if (DEBUG & 0x1)
 810         printf ("mpc5xxx_fec_recv %d Start...\n", fec->rbdIndex);
 811 #endif
 812 #if (DEBUG & 0x8)
 813         printf( "-" );
 814 #endif
 815
 816         /*
 817          * Check if any critical events have happened
 818          */
 819         ievent = fec->eth->ievent;
 820         fec->eth->ievent = ievent;
 821         if (ievent & 0x20060000) {
 822                 /* BABT, Rx/Tx FIFO errors */
 823                 mpc5xxx_fec_halt(dev);
 824                 mpc5xxx_fec_init(dev, NULL);
 825                 return 0;
 826         }
 827         if (ievent & 0x80000000) {
 828                 /* Heartbeat error */
 829                 fec->eth->x_cntrl |= 0x00000001;
 830         }
 831         if (ievent & 0x10000000) {
 832                 /* Graceful stop complete */
 833                 if (fec->eth->x_cntrl & 0x00000001) {
 834                         mpc5xxx_fec_halt(dev);
 835                         fec->eth->x_cntrl &= ~0x00000001;
 836                         mpc5xxx_fec_init(dev, NULL);
 837                 }
 838         }
 839
 840         if (!(pRbd->status & FEC_RBD_EMPTY)) {
 841                 if ((pRbd->status & FEC_RBD_LAST) && !(pRbd->status & FEC_RBD_ERR) &&
 842                         ((pRbd->dataLength - 4) > 14)) {
 843
 844                         /*
 845                          * Get buffer address and size
 846                          */
 847                         frame = (NBUF *)pRbd->dataPointer;
 848                         frame_length = pRbd->dataLength - 4;
 849
 850 #if (DEBUG & 0x20)
 851                         {
 852                                 int i;
 853                                 printf("recv data hdr:");
 854                                 for (i = 0; i < 14; i++)
 855                                         printf("%x ", *(frame->head + i));
 856                                 printf("\n");
 857                         }
 858 #endif
 859                         /*
 860                          *  Fill the buffer and pass it to upper layers
 861                          */
 862                         memcpy(buff, frame->head, 14);
 863                         memcpy(buff + 14, frame->data, frame_length);
 864                         NetReceive(buff, frame_length);
 865                         len = frame_length;
 866                 }
 867                 /*
 868                  * Reset buffer descriptor as empty
 869                  */
 870                 mpc5xxx_fec_rbd_clean(fec, pRbd);
 871         }
 872         SDMA_CLEAR_IEVENT (FEC_RECV_TASK_NO);
 873         return len;
 874 }
 875
 876
 877 /********************************************************************/
 878 int mpc5xxx_fec_initialize(bd_t * bis)
 879 {
 880         mpc5xxx_fec_priv *fec;
 881         struct eth_device *dev;
 882         char *tmp, *end;
 883         char env_enetaddr[6];
 884         int i;
 885
 886         fec = (mpc5xxx_fec_priv *)malloc(sizeof(*fec));
 887         dev = (struct eth_device *)malloc(sizeof(*dev));
 888         memset(dev, 0, sizeof *dev);
 889
 890         fec->eth = (ethernet_regs *)MPC5XXX_FEC;
 891         fec->tbdBase = (FEC_TBD *)FEC_BD_BASE;
 892         fec->rbdBase = (FEC_RBD *)(FEC_BD_BASE + FEC_TBD_NUM * sizeof(FEC_TBD));
 893 #if defined(CONFIG_CANMB)               || \
 894         defined(CONFIG_CM5200)          || \
 895         defined(CONFIG_HMI1001)         || \
 896         defined(CONFIG_ICECUBE)         || \
 897         defined(CONFIG_INKA4X0)         || \
 898         defined(CONFIG_JUPITER)         || \
 899         defined(CONFIG_MCC200)          || \
 900         defined(CONFIG_MOTIONPRO)       || \
 901         defined(CONFIG_MUCMC52)         || \
 902         defined(CONFIG_O2DNT)           || \
 903         defined(CONFIG_PM520)           || \
 904         defined(CONFIG_TOP5200)         || \
 905         defined(CONFIG_TQM5200)         || \
 906         defined(CONFIG_UC101)           || \
 907         defined(CONFIG_V38B)            || \
 908         defined(CONFIG_MUNICES)
 909 # ifndef CONFIG_FEC_10MBIT
 910         fec->xcv_type = MII100;
 911 # else
 912         fec->xcv_type = MII10;
 913 # endif
 914 #elif defined(CONFIG_TOTAL5200)
 915         fec->xcv_type = SEVENWIRE;
 916 #else
 917 #error fec->xcv_type not initialized.
 918 #endif
 919
 920         dev->priv = (void *)fec;
 921         dev->iobase = MPC5XXX_FEC;
 922         dev->init = mpc5xxx_fec_init;
 923         dev->halt = mpc5xxx_fec_halt;
 924         dev->send = mpc5xxx_fec_send;
 925         dev->recv = mpc5xxx_fec_recv;
 926
 927         sprintf(dev->name, "FEC ETHERNET");
 928         eth_register(dev);
 929
 930 #if defined(CONFIG_MII) || defined(CONFIG_CMD_MII)
 931         miiphy_register (dev->name,
 932                         fec5xxx_miiphy_read, fec5xxx_miiphy_write);
 933 #endif
 934
 935         /*
 936          * Try to set the mac address now. The fec mac address is
 937          * a garbage after reset. When not using fec for booting
 938          * the Linux fec driver will try to work with this garbage.
 939          */
 940         tmp = getenv("ethaddr");
 941         if (tmp) {
 942                 for (i=0; i<6; i++) {
 943                         env_enetaddr[i] = tmp ? simple_strtoul(tmp, &end, 16) : 0;
 944                         if (tmp)
 945                                 tmp = (*end) ? end+1 : end;
 946                 }
 947                 mpc5xxx_fec_set_hwaddr(fec, env_enetaddr);
 948         }
 949
 950         mpc5xxx_fec_init_phy(dev, bis);
 951
 952         return 1;
 953 }
 954
 955 /* MII-interface related functions */
 956 /********************************************************************/
 957 int fec5xxx_miiphy_read(char *devname, uint8 phyAddr, uint8 regAddr, uint16 * retVal)
 958 {
 959         ethernet_regs *eth = (ethernet_regs *)MPC5XXX_FEC;
 960         uint32 reg;             /* convenient holder for the PHY register */
 961         uint32 phy;             /* convenient holder for the PHY */
 962         int timeout = 0xffff;
 963
 964         /*
 965          * reading from any PHY's register is done by properly
 966          * programming the FEC's MII data register.
 967          */
 968         reg = regAddr << FEC_MII_DATA_RA_SHIFT;
 969         phy = phyAddr << FEC_MII_DATA_PA_SHIFT;
 970
 971         eth->mii_data = (FEC_MII_DATA_ST | FEC_MII_DATA_OP_RD | FEC_MII_DATA_TA | phy | reg);
 972
 973         /*
 974          * wait for the related interrupt
 975          */
 976         while ((timeout--) && (!(eth->ievent & 0x00800000))) ;
 977
 978         if (timeout == 0) {
 979 #if (DEBUG & 0x2)
 980                 printf ("Read MDIO failed...\n");
 981 #endif
 982                 return -1;
 983         }
 984
 985         /*
 986          * clear mii interrupt bit
 987          */
 988         eth->ievent = 0x00800000;
 989
 990         /*
 991          * it's now safe to read the PHY's register
 992          */
 993         *retVal = (uint16) eth->mii_data;
 994
 995         return 0;
 996 }
 997
 998 /********************************************************************/
 999 int fec5xxx_miiphy_write(char *devname, uint8 phyAddr, uint8 regAddr, uint16 data)
1000 {
1001         ethernet_regs *eth = (ethernet_regs *)MPC5XXX_FEC;
1002         uint32 reg;             /* convenient holder for the PHY register */
1003         uint32 phy;             /* convenient holder for the PHY */
1004         int timeout = 0xffff;
1005
1006         reg = regAddr << FEC_MII_DATA_RA_SHIFT;
1007         phy = phyAddr << FEC_MII_DATA_PA_SHIFT;
1008
1009         eth->mii_data = (FEC_MII_DATA_ST | FEC_MII_DATA_OP_WR |
1010                         FEC_MII_DATA_TA | phy | reg | data);
1011
1012         /*
1013          * wait for the MII interrupt
1014          */
1015         while ((timeout--) && (!(eth->ievent & 0x00800000))) ;
1016
1017         if (timeout == 0) {
1018 #if (DEBUG & 0x2)
1019                 printf ("Write MDIO failed...\n");
1020 #endif
1021                 return -1;
1022         }
1023
1024         /*
1025          * clear MII interrupt bit
1026          */
1027         eth->ievent = 0x00800000;
1028
1029         return 0;
1030 }
1031
1032 #if (DEBUG & 0x40)
1033 static uint32 local_crc32(char *string, unsigned int crc_value, int len)
1034 {
1035         int i;
1036         char c;
1037         unsigned int crc, count;
1038
1039         /*
1040          * crc32 algorithm
1041          */
1042         /*
1043          * crc = 0xffffffff; * The initialized value should be 0xffffffff
1044          */
1045         crc = crc_value;
1046
1047         for (i = len; --i >= 0;) {
1048                 c = *string++;
1049                 for (count = 0; count < 8; count++) {
1050                         if ((c & 0x01) ^ (crc & 0x01)) {
1051                                 crc >>= 1;
1052                                 crc = crc ^ 0xedb88320;
1053                         } else {
1054                                 crc >>= 1;
1055                         }
1056                         c >>= 1;
1057                 }
1058         }
1059
1060         /*
1061          * In big endian system, do byte swaping for crc value
1062          */
1063          /**/ return crc;
1064 }
1065 #endif  /* DEBUG */
1066
1067 #endif /* CONFIG_MPC5xxx_FEC */