]> git.kernelconcepts.de Git - karo-tx-uboot.git/blob - include/configs/sbc8560.h
Merge branch 'master' of git://git.denx.de/u-boot-nand-flash
[karo-tx-uboot.git] / include / configs / sbc8560.h
1 /*
2  * (C) Copyright 2002,2003 Motorola,Inc.
3  * Xianghua Xiao <X.Xiao@motorola.com>
4  *
5  * (C) Copyright 2004 Wind River Systems Inc <www.windriver.com>.
6  * Added support for Wind River SBC8560 board
7  *
8  * See file CREDITS for list of people who contributed to this
9  * project.
10  *
11  * This program is free software; you can redistribute it and/or
12  * modify it under the terms of the GNU General Public License as
13  * published by the Free Software Foundation; either version 2 of
14  * the License, or (at your option) any later version.
15  *
16  * This program is distributed in the hope that it will be useful,
17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  * GNU General Public License for more details.
20  *
21  * You should have received a copy of the GNU General Public License
22  * along with this program; if not, write to the Free Software
23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
24  * MA 02111-1307 USA
25  */
26
27 /* sbc8560 board configuration file */
28 /* please refer to doc/README.sbc8560 for more info */
29 /* make sure you change the MAC address and other network params first,
30  * search for CONFIG_ETHADDR,CONFIG_SERVERIP,etc in this file
31  */
32
33 #ifndef __CONFIG_H
34 #define __CONFIG_H
35
36 /* High Level Configuration Options */
37 #define CONFIG_BOOKE            1       /* BOOKE                        */
38 #define CONFIG_E500             1       /* BOOKE e500 family            */
39 #define CONFIG_MPC85xx          1       /* MPC8540/MPC8560              */
40 #define CONFIG_MPC85xx_REV1     1       /* MPC85xx Rev 1.0 chip         */
41
42
43 #define CONFIG_CPM2             1       /* has CPM2 */
44 #define CONFIG_SBC8560          1       /* configuration for SBC8560 board */
45 #define CONFIG_MPC8560          1
46
47 /* XXX flagging this as something I might want to delete */
48 #define CONFIG_MPC8560ADS       1       /* MPC8560ADS board specific    */
49
50 #define CONFIG_TSEC_ENET                /* tsec ethernet support        */
51 #undef  CONFIG_PCI                      /* pci ethernet support         */
52 #undef  CONFIG_ETHER_ON_FCC             /* cpm FCC ethernet support     */
53
54 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
55
56 #define CONFIG_ENV_OVERWRITE
57
58 /* Using Localbus SDRAM to emulate flash before we can program the flash,
59  * normally you need a flash-boot image(u-boot.bin), if so undef this.
60  */
61 #undef CONFIG_RAM_AS_FLASH
62
63 #if defined(CONFIG_PCI_66)              /* some PCI card is 33Mhz only  */
64   #define CONFIG_SYS_CLK_FREQ   66000000/* sysclk for MPC85xx           */
65 #else
66   #define CONFIG_SYS_CLK_FREQ   33000000/* most pci cards are 33Mhz     */
67 #endif
68
69 /* below can be toggled for performance analysis. otherwise use default */
70 #define CONFIG_L2_CACHE                     /* toggle L2 cache          */
71 #undef  CONFIG_BTB                          /* toggle branch predition  */
72 #undef  CONFIG_ADDR_STREAMING               /* toggle addr streaming    */
73
74 #define CONFIG_BOARD_EARLY_INIT_F 1         /* Call board_early_init_f  */
75
76 #undef  CFG_DRAM_TEST                       /* memory test, takes time  */
77 #define CFG_MEMTEST_START       0x00200000  /* memtest region */
78 #define CFG_MEMTEST_END         0x00400000
79
80 #if (defined(CONFIG_PCI) && defined(CONFIG_TSEC_ENET) || \
81      defined(CONFIG_PCI) && defined(CONFIG_ETHER_ON_FCC) || \
82      defined(CONFIG_TSEC_ENET) && defined(CONFIG_ETHER_ON_FCC))
83 #error "You can only use ONE of PCI Ethernet Card or TSEC Ethernet or CPM FCC."
84 #endif
85
86 /*
87  * Base addresses -- Note these are effective addresses where the
88  * actual resources get mapped (not physical addresses)
89  */
90 #define CFG_CCSRBAR_DEFAULT     0xff700000      /* CCSRBAR Default      */
91
92 #if XXX
93   #define CFG_CCSRBAR           0xfdf00000      /* relocated CCSRBAR    */
94 #else
95   #define CFG_CCSRBAR           0xff700000      /* default CCSRBAR      */
96 #endif
97 #define CFG_CCSRBAR_PHYS        CFG_CCSRBAR     /* physical addr of CCSRBAR */
98 #define CFG_IMMR                CFG_CCSRBAR     /* PQII uses CFG_IMMR   */
99
100 #define CFG_DDR_SDRAM_BASE      0x00000000      /* DDR is system memory  */
101 #define CFG_SDRAM_BASE          CFG_DDR_SDRAM_BASE
102 #define CFG_SDRAM_SIZE          512             /* DDR is 512MB */
103 #define SPD_EEPROM_ADDRESS      0x55            /*  DDR DIMM */
104
105 #undef  CONFIG_DDR_ECC                  /* only for ECC DDR module      */
106 #undef  CONFIG_SPD_EEPROM               /* Use SPD EEPROM for DDR setup */
107
108 #if defined(CONFIG_MPC85xx_REV1)
109   #define CONFIG_DDR_DLL                /* possible DLL fix needed      */
110 #endif
111
112 #undef CONFIG_CLOCKS_IN_MHZ
113
114 #if defined(CONFIG_RAM_AS_FLASH)
115   #define CFG_LBC_SDRAM_BASE    0xfc000000      /* Localbus SDRAM */
116   #define CFG_FLASH_BASE        0xf8000000      /* start of FLASH 8M  */
117   #define CFG_BR0_PRELIM        0xf8000801      /* port size 8bit */
118   #define CFG_OR0_PRELIM        0xf8000ff7      /* 8MB Flash            */
119 #else /* Boot from real Flash */
120   #define CFG_LBC_SDRAM_BASE    0xf8000000      /* Localbus SDRAM */
121   #define CFG_FLASH_BASE        0xff800000      /* start of FLASH 8M    */
122   #define CFG_BR0_PRELIM        0xff800801      /* port size 8bit      */
123   #define CFG_OR0_PRELIM        0xff800ff7      /* 8MB Flash            */
124 #endif
125 #define CFG_LBC_SDRAM_SIZE      64              /* LBC SDRAM is 64MB    */
126
127 /* local bus definitions */
128 #define CFG_BR1_PRELIM          0xe4001801      /* 64M, 32-bit flash */
129 #define CFG_OR1_PRELIM          0xfc000ff7
130
131 #define CFG_BR2_PRELIM          0x00000000      /* CS2 not used */
132 #define CFG_OR2_PRELIM          0x00000000
133
134 #define CFG_BR3_PRELIM          0xf0001861      /* 64MB localbus SDRAM  */
135 #define CFG_OR3_PRELIM          0xfc000cc1
136
137 #if defined(CONFIG_RAM_AS_FLASH)
138   #define CFG_BR4_PRELIM        0xf4001861      /* 64M localbus SDRAM */
139 #else
140   #define CFG_BR4_PRELIM        0xf8001861      /* 64M localbus SDRAM */
141 #endif
142 #define CFG_OR4_PRELIM          0xfc000cc1
143
144 #define CFG_BR5_PRELIM          0xfc000801      /* 16M CS5 misc devices */
145 #if 1
146   #define CFG_OR5_PRELIM        0xff000ff7
147 #else
148   #define CFG_OR5_PRELIM        0xff0000f0
149 #endif
150
151 #define CFG_BR6_PRELIM          0xe0001801      /* 64M, 32-bit flash */
152 #define CFG_OR6_PRELIM          0xfc000ff7
153 #define CFG_LBC_LCRR            0x00030002      /* local bus freq       */
154 #define CFG_LBC_LBCR            0x00000000
155 #define CFG_LBC_LSRT            0x20000000
156 #define CFG_LBC_MRTPR           0x20000000
157 #define CFG_LBC_LSDMR_1         0x2861b723
158 #define CFG_LBC_LSDMR_2         0x0861b723
159 #define CFG_LBC_LSDMR_3         0x0861b723
160 #define CFG_LBC_LSDMR_4         0x1861b723
161 #define CFG_LBC_LSDMR_5         0x4061b723
162
163 /* just hijack the MOT BCSR def for SBC8560 misc devices */
164 #define CFG_BCSR                ((CFG_BR5_PRELIM & 0xff000000)|0x00400000)
165 /* the size of CS5 needs to be >= 16M for TLB and LAW setups */
166
167 #define CONFIG_L1_INIT_RAM
168 #define CFG_INIT_RAM_LOCK       1
169 #define CFG_INIT_RAM_ADDR       0x70000000      /* Initial RAM address  */
170 #define CFG_INIT_RAM_END        0x4000          /* End of used area in RAM */
171
172 #define CFG_GBL_DATA_SIZE       128             /* num bytes initial data */
173 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
174 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
175
176 #define CFG_MONITOR_LEN         (256 * 1024)    /* Reserve 256 kB for Mon */
177 #define CFG_MALLOC_LEN          (128 * 1024)    /* Reserved for malloc */
178
179 /* Serial Port */
180 #undef  CONFIG_CONS_ON_SCC      /* define if console on SCC */
181 #undef  CONFIG_CONS_NONE        /* define if console on something else */
182
183 #define CONFIG_CONS_INDEX       1
184 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
185 #define CFG_NS16550
186 #define CFG_NS16550_SERIAL
187 #define CFG_NS16550_REG_SIZE    1
188 #define CFG_NS16550_CLK         1843200 /* get_bus_freq(0) */
189 #define CONFIG_BAUDRATE         9600
190
191 #define CFG_BAUDRATE_TABLE  \
192         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
193
194 #define CFG_NS16550_COM1        ((CFG_BR5_PRELIM & 0xff000000)+0x00700000)
195 #define CFG_NS16550_COM2        ((CFG_BR5_PRELIM & 0xff000000)+0x00800000)
196
197 /* Use the HUSH parser */
198 #define CFG_HUSH_PARSER
199 #ifdef  CFG_HUSH_PARSER
200 #define CFG_PROMPT_HUSH_PS2 "> "
201 #endif
202
203 /* pass open firmware flat tree */
204 #define CONFIG_OF_LIBFDT                1
205 #define CONFIG_OF_BOARD_SETUP           1
206 #define CONFIG_OF_STDOUT_VIA_ALIAS      1
207
208 /*
209  * I2C
210  */
211 #define CONFIG_FSL_I2C          /* Use FSL common I2C driver */
212 #define CONFIG_HARD_I2C         /* I2C with hardware support*/
213 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged */
214 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address  */
215 #define CFG_I2C_SLAVE           0x7F
216 #define CFG_I2C_NOPROBES        {0x69}  /* Don't probe these addrs */
217 #define CFG_I2C_OFFSET          0x3000
218
219 #define CFG_PCI_MEM_BASE        0xC0000000
220 #define CFG_PCI_MEM_PHYS        0xC0000000
221 #define CFG_PCI_MEM_SIZE        0x10000000
222
223 #ifdef CONFIG_TSEC_ENET
224
225 #ifndef CONFIG_NET_MULTI
226 #define CONFIG_NET_MULTI        1
227 #endif
228
229 #ifndef CONFIG_MII
230 #define CONFIG_MII              1       /* MII PHY management */
231 #endif
232 #define CONFIG_TSEC1    1
233 #define CONFIG_TSEC1_NAME       "TSEC0"
234 #define CONFIG_TSEC2    1
235 #define CONFIG_TSEC2_NAME       "TSEC1"
236 #define TSEC1_PHY_ADDR          0x19
237 #define TSEC2_PHY_ADDR          0x1a
238 #define TSEC1_PHYIDX            0
239 #define TSEC2_PHYIDX            0
240 #define TSEC1_FLAGS             TSEC_GIGABIT
241 #define TSEC2_FLAGS             TSEC_GIGABIT
242
243 /* Options are: TSEC[0-1] */
244 #define CONFIG_ETHPRIME         "TSEC0"
245
246 #elif defined(CONFIG_ETHER_ON_FCC)      /* CPM FCC Ethernet */
247
248   #undef  CONFIG_ETHER_NONE             /* define if ether on something else */
249   #define CONFIG_ETHER_ON_FCC2          /* cpm FCC ethernet support     */
250   #define CONFIG_ETHER_INDEX    2       /* which channel for ether  */
251
252   #if (CONFIG_ETHER_INDEX == 2)
253     /*
254      * - Rx-CLK is CLK13
255      * - Tx-CLK is CLK14
256      * - Select bus for bd/buffers
257      * - Full duplex
258      */
259     #define CFG_CMXFCR_MASK     (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
260     #define CFG_CMXFCR_VALUE    (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
261     #define CFG_CPMFCR_RAMTYPE  0
262     #define CFG_FCC_PSMR        (FCC_PSMR_FDE)
263
264   #elif (CONFIG_ETHER_INDEX == 3)
265     /* need more definitions here for FE3 */
266   #endif                                /* CONFIG_ETHER_INDEX */
267
268   #define CONFIG_MII                    /* MII PHY management */
269   #define CONFIG_BITBANGMII             /* bit-bang MII PHY management  */
270   /*
271    * GPIO pins used for bit-banged MII communications
272    */
273   #define MDIO_PORT     2               /* Port C */
274   #define MDIO_ACTIVE   (iop->pdir |=  0x00400000)
275   #define MDIO_TRISTATE (iop->pdir &= ~0x00400000)
276   #define MDIO_READ     ((iop->pdat &  0x00400000) != 0)
277
278   #define MDIO(bit)     if(bit) iop->pdat |=  0x00400000; \
279                         else    iop->pdat &= ~0x00400000
280
281   #define MDC(bit)      if(bit) iop->pdat |=  0x00200000; \
282                         else    iop->pdat &= ~0x00200000
283
284   #define MIIDELAY      udelay(1)
285
286 #endif
287
288 /*-----------------------------------------------------------------------
289  * FLASH and environment organization
290  */
291
292 #define CFG_FLASH_CFI           1       /* Flash is CFI conformant      */
293 #define CONFIG_FLASH_CFI_DRIVER 1       /* Use the common driver        */
294 #if 0
295 #define CFG_FLASH_USE_BUFFER_WRITE 1    /* use buffered writes (20x faster)   */
296 #define CFG_FLASH_PROTECTION            /* use hardware protection      */
297 #endif
298 #define CFG_MAX_FLASH_SECT      64      /* max number of sectors on one chip */
299 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks   */
300
301 #undef  CFG_FLASH_CHECKSUM
302 #define CFG_FLASH_ERASE_TOUT    200000  /* Timeout for Flash Erase (in ms) */
303 #define CFG_FLASH_WRITE_TOUT    50000   /* Timeout for Flash Write (in ms) */
304
305 #define CFG_MONITOR_BASE        TEXT_BASE /* start of monitor   */
306
307 #if 0
308 /* XXX This doesn't work and I don't want to fix it */
309 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
310   #define CFG_RAMBOOT
311 #else
312   #undef  CFG_RAMBOOT
313 #endif
314 #endif
315
316 /* Environment */
317 #if !defined(CFG_RAMBOOT)
318   #if defined(CONFIG_RAM_AS_FLASH)
319     #define CFG_ENV_IS_NOWHERE
320     #define CFG_ENV_ADDR        (CFG_FLASH_BASE + 0x100000)
321     #define CFG_ENV_SIZE        0x2000
322   #else
323     #define CFG_ENV_IS_IN_FLASH 1
324     #define CFG_ENV_SECT_SIZE   0x20000 /* 128K(one sector) for env */
325     #define CFG_ENV_ADDR        (CFG_MONITOR_BASE - CFG_ENV_SECT_SIZE)
326     #define CFG_ENV_SIZE        0x2000 /* CFG_ENV_SECT_SIZE */
327   #endif
328 #else
329   #define CFG_NO_FLASH          1       /* Flash is not usable now      */
330   #define CFG_ENV_IS_NOWHERE    1       /* Store ENV in memory only     */
331   #define CFG_ENV_ADDR          (CFG_MONITOR_BASE - 0x1000)
332   #define CFG_ENV_SIZE          0x2000
333 #endif
334
335 #define CONFIG_BOOTARGS "root=/dev/nfs rw ip=dhcp console=ttyS0,9600"
336 /*#define CONFIG_BOOTARGS      "root=/dev/ram rw console=ttyS0,115200"*/
337 #define CONFIG_BOOTDELAY        5       /* -1 disable autoboot */
338
339 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
340 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
341
342
343 /*
344  * BOOTP options
345  */
346 #define CONFIG_BOOTP_BOOTFILESIZE
347 #define CONFIG_BOOTP_BOOTPATH
348 #define CONFIG_BOOTP_GATEWAY
349 #define CONFIG_BOOTP_HOSTNAME
350
351
352 /*
353  * Command line configuration.
354  */
355 #include <config_cmd_default.h>
356
357 #define CONFIG_CMD_PING
358 #define CONFIG_CMD_I2C
359
360 #if defined(CONFIG_PCI)
361     #define CONFIG_CMD_PCI
362 #endif
363
364 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
365     #define CONFIG_CMD_MII
366 #endif
367
368 #if defined(CFG_RAMBOOT) || defined(CONFIG_RAM_AS_FLASH)
369     #undef CONFIG_CMD_ENV
370     #undef CONFIG_CMD_LOADS
371 #endif
372
373
374 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
375
376 /*
377  * Miscellaneous configurable options
378  */
379 #define CFG_LONGHELP                    /* undef to save memory         */
380 #define CFG_PROMPT      "SBC8560=> " /* Monitor Command Prompt  */
381 #if defined(CONFIG_CMD_KGDB)
382   #define CFG_CBSIZE    1024            /* Console I/O Buffer Size      */
383 #else
384   #define CFG_CBSIZE    256             /* Console I/O Buffer Size      */
385 #endif
386 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
387 #define CFG_MAXARGS     16              /* max number of command args   */
388 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
389 #define CFG_LOAD_ADDR   0x1000000       /* default load address */
390 #define CFG_HZ          1000            /* decrementer freq: 1 ms ticks */
391
392 /*
393  * For booting Linux, the board info and command line data
394  * have to be in the first 8 MB of memory, since this is
395  * the maximum mapped by the Linux kernel during initialization.
396  */
397 #define CFG_BOOTMAPSZ           (8 << 20) /* Initial Memory map for Linux */
398
399 /*
400  * Internal Definitions
401  *
402  * Boot Flags
403  */
404 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
405 #define BOOTFLAG_WARM   0x02            /* Software reboot              */
406
407 #if defined(CONFIG_CMD_KGDB)
408 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
409 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
410 #endif
411
412 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
413 #define CONFIG_HAS_ETH0
414 #define CONFIG_HAS_ETH1
415 #endif
416
417 /* You can compile in a MAC address and your custom net settings by using
418  * the following syntax.  Your board should be marked with the assigned
419  * MAC addresses directly on it.
420  *
421  * #define CONFIG_ETHADDR               de:ad:be:ef:00:00
422  * #define CONFIG_ETH1ADDR              fa:ke:ad:dr:es:s!
423  * #define CONFIG_SERVERIP              <server ip>
424  * #define CONFIG_IPADDR                <board ip>
425  * #define CONFIG_GATEWAYIP             <gateway ip>
426  * #define CONFIG_NETMASK               <your netmask>
427  */
428
429 #define CONFIG_HOSTNAME         SBC8560
430 #define CONFIG_ROOTPATH         /home/ppc
431 #define CONFIG_BOOTFILE         uImage
432
433 #define CONFIG_EXTRA_ENV_SETTINGS               \
434         "netdev=eth0\0"                         \
435         "consoledev=ttyS0\0"                            \
436         "ramdiskaddr=2000000\0"                 \
437         "ramdiskfile=ramdisk.uboot\0"                   \
438         "fdtaddr=c00000\0"                              \
439         "fdtfile=sbc8560.dtb\0"
440
441 #define CONFIG_NFSBOOTCOMMAND                                           \
442         "setenv bootargs root=/dev/nfs rw "                             \
443                 "nfsroot=$serverip:$rootpath "                          \
444                 "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
445                 "console=$consoledev,$baudrate $othbootargs;"           \
446         "tftp $loadaddr $bootfile;"                                     \
447         "tftp $fdtaddr $fdtfile;"                                       \
448         "bootm $loadaddr - $fdtaddr"
449
450
451 #define CONFIG_RAMBOOTCOMMAND \
452         "setenv bootargs root=/dev/ram rw "                             \
453                 "console=$consoledev,$baudrate $othbootargs;"           \
454         "tftp $ramdiskaddr $ramdiskfile;"                               \
455         "tftp $loadaddr $bootfile;"                                     \
456         "tftp $fdtaddr $fdtfile;"                                       \
457         "bootm $loadaddr $ramdiskaddr $fdtaddr"
458
459 #define CONFIG_BOOTCOMMAND      CONFIG_NFSBOOTCOMMAND
460
461 #endif  /* __CONFIG_H */