board/armltd/integrator/integrator.c

   1 /*
   2  * (C) Copyright 2002
   3  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   4  * Marius Groeger <mgroeger@sysgo.de>
   5  *
   6  * (C) Copyright 2002
   7  * David Mueller, ELSOFT AG, <d.mueller@elsoft.ch>
   8  *
   9  * (C) Copyright 2003
  10  * Texas Instruments, <www.ti.com>
  11  * Kshitij Gupta <Kshitij@ti.com>
  12  *
  13  * (C) Copyright 2004
  14  * ARM Ltd.
  15  * Philippe Robin, <philippe.robin@arm.com>
  16  *
  17  * SPDX-License-Identifier:     GPL-2.0+
  18  */
  19
  20 #include <common.h>
  21 #include <netdev.h>
  22 #include <asm/io.h>
  23 #include <dm/platdata.h>
  24 #include <dm/platform_data/serial_pl01x.h>
  25 #include "arm-ebi.h"
  26 #include "integrator-sc.h"
  27
  28 DECLARE_GLOBAL_DATA_PTR;
  29
  30 static const struct pl01x_serial_platdata serial_platdata = {
  31         .base = 0x16000000,
  32 #ifdef CONFIG_ARCH_CINTEGRATOR
  33         .type = TYPE_PL011,
  34         .clock = 14745600,
  35 #else
  36         .type = TYPE_PL010,
  37         .clock = 0, /* Not used for PL010 */
  38 #endif
  39 };
  40
  41 U_BOOT_DEVICE(integrator_serials) = {
  42         .name = "serial_pl01x",
  43         .platdata = &serial_platdata,
  44 };
  45
  46 void peripheral_power_enable (void);
  47
  48 #if defined(CONFIG_SHOW_BOOT_PROGRESS)
  49 void show_boot_progress(int progress)
  50 {
  51         printf("Boot reached stage %d\n", progress);
  52 }
  53 #endif
  54
  55 #define COMP_MODE_ENABLE ((unsigned int)0x0000EAEF)
  56
  57 /*
  58  * Miscellaneous platform dependent initialisations
  59  */
  60
  61 int board_init (void)
  62 {
  63         u32 val;
  64
  65         /* arch number of Integrator Board */
  66 #ifdef CONFIG_ARCH_CINTEGRATOR
  67         gd->bd->bi_arch_number = MACH_TYPE_CINTEGRATOR;
  68 #else
  69         gd->bd->bi_arch_number = MACH_TYPE_INTEGRATOR;
  70 #endif
  71
  72         /* adress of boot parameters */
  73         gd->bd->bi_boot_params = 0x00000100;
  74
  75 #ifdef CONFIG_CM_REMAP
  76 extern void cm_remap(void);
  77         cm_remap();     /* remaps writeable memory to 0x00000000 */
  78 #endif
  79
  80 #ifdef CONFIG_ARCH_CINTEGRATOR
  81         /*
  82          * Flash protection on the Integrator/CP is in a simple register
  83          */
  84         val = readl(CP_FLASHPROG);
  85         val |= (CP_FLASHPROG_FLVPPEN | CP_FLASHPROG_FLWREN);
  86         writel(val, CP_FLASHPROG);
  87 #else
  88         /*
  89          * The Integrator/AP has some special protection mechanisms
  90          * for the external memories, first the External Bus Interface (EBI)
  91          * then the system controller (SC).
  92          *
  93          * The system comes up with the flash memory non-writable and
  94          * configuration locked. If we want U-Boot to be used for flash
  95          * access we cannot have the flash memory locked.
  96          */
  97         writel(EBI_UNLOCK_MAGIC, EBI_BASE + EBI_LOCK_REG);
  98         val = readl(EBI_BASE + EBI_CSR1_REG);
  99         val &= EBI_CSR_WREN_MASK;
 100         val |= EBI_CSR_WREN_ENABLE;
 101         writel(val, EBI_BASE + EBI_CSR1_REG);
 102         writel(0, EBI_BASE + EBI_LOCK_REG);
 103
 104         /*
 105          * Set up the system controller to remove write protection from
 106          * the flash memory and enable Vpp
 107          */
 108         writel(SC_CTRL_FLASHVPP | SC_CTRL_FLASHWP, SC_CTRLS);
 109 #endif
 110
 111         icache_enable ();
 112
 113         return 0;
 114 }
 115
 116 int misc_init_r (void)
 117 {
 118         setenv("verify", "n");
 119         return (0);
 120 }
 121
 122 /*
 123  * The Integrator remaps the Flash memory to 0x00000000 and executes U-Boot
 124  * from there, which means we cannot test the RAM underneath the ROM at this
 125  * point. It will be unmapped later on, when we are executing from the
 126  * relocated in RAM U-Boot. We simply assume that this RAM is usable if the
 127  * RAM on higher addresses works fine.
 128  */
 129 #define REMAPPED_FLASH_SZ 0x40000
 130
 131 int dram_init (void)
 132 {
 133         gd->bd->bi_dram[0].start = CONFIG_SYS_SDRAM_BASE;
 134 #ifdef CONFIG_CM_SPD_DETECT
 135         {
 136 extern void dram_query(void);
 137         u32 cm_reg_sdram;
 138         u32 sdram_shift;
 139
 140         dram_query();   /* Assembler accesses to CM registers */
 141                         /* Queries the SPD values             */
 142
 143         /* Obtain the SDRAM size from the CM SDRAM register */
 144
 145         cm_reg_sdram = readl(CM_BASE + OS_SDRAM);
 146         /*   Register         SDRAM size
 147          *
 148          *   0xXXXXXXbbb000bb    16 MB
 149          *   0xXXXXXXbbb001bb    32 MB
 150          *   0xXXXXXXbbb010bb    64 MB
 151          *   0xXXXXXXbbb011bb   128 MB
 152          *   0xXXXXXXbbb100bb   256 MB
 153          *
 154          */
 155         sdram_shift = ((cm_reg_sdram & 0x0000001C)/4)%4;
 156         gd->ram_size = get_ram_size((long *) CONFIG_SYS_SDRAM_BASE +
 157                                     REMAPPED_FLASH_SZ,
 158                                     0x01000000 << sdram_shift);
 159         }
 160 #else
 161         gd->ram_size = get_ram_size((long *) CONFIG_SYS_SDRAM_BASE +
 162                                     REMAPPED_FLASH_SZ,
 163                                     PHYS_SDRAM_1_SIZE);
 164 #endif /* CM_SPD_DETECT */
 165         /* We only have one bank of RAM, set it to whatever was detected */
 166         gd->bd->bi_dram[0].size  = gd->ram_size;
 167
 168         return 0;
 169 }
 170
 171 #ifdef CONFIG_CMD_NET
 172 int board_eth_init(bd_t *bis)
 173 {
 174         int rc = 0;
 175 #ifdef CONFIG_SMC91111
 176         rc = smc91111_initialize(0, CONFIG_SMC91111_BASE);
 177 #endif
 178         rc += pci_eth_init(bis);
 179         return rc;
 180 }
 181 #endif