drivers/net/dsa/mv88e6xxx.c

   1 /*
   2  * net/dsa/mv88e6xxx.c - Marvell 88e6xxx switch chip support
   3  * Copyright (c) 2008 Marvell Semiconductor
   4  *
   5  * Copyright (c) 2015 CMC Electronics, Inc.
   6  *      Added support for VLAN Table Unit operations
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  */
  13
  14 #include <linux/delay.h>
  15 #include <linux/etherdevice.h>
  16 #include <linux/ethtool.h>
  17 #include <linux/if_bridge.h>
  18 #include <linux/jiffies.h>
  19 #include <linux/list.h>
  20 #include <linux/module.h>
  21 #include <linux/netdevice.h>
  22 #include <linux/phy.h>
  23 #include <net/dsa.h>
  24 #include <net/switchdev.h>
  25 #include "mv88e6xxx.h"
  26
  27 static void assert_smi_lock(struct dsa_switch *ds)
  28 {
  29         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
  30
  31         if (unlikely(!mutex_is_locked(&ps->smi_mutex))) {
  32                 dev_err(ds->master_dev, "SMI lock not held!\n");
  33                 dump_stack();
  34         }
  35 }
  36
  37 /* If the switch's ADDR[4:0] strap pins are strapped to zero, it will
  38  * use all 32 SMI bus addresses on its SMI bus, and all switch registers
  39  * will be directly accessible on some {device address,register address}
  40  * pair.  If the ADDR[4:0] pins are not strapped to zero, the switch
  41  * will only respond to SMI transactions to that specific address, and
  42  * an indirect addressing mechanism needs to be used to access its
  43  * registers.
  44  */
  45 static int mv88e6xxx_reg_wait_ready(struct mii_bus *bus, int sw_addr)
  46 {
  47         int ret;
  48         int i;
  49
  50         for (i = 0; i < 16; i++) {
  51                 ret = mdiobus_read_nested(bus, sw_addr, SMI_CMD);
  52                 if (ret < 0)
  53                         return ret;
  54
  55                 if ((ret & SMI_CMD_BUSY) == 0)
  56                         return 0;
  57         }
  58
  59         return -ETIMEDOUT;
  60 }
  61
  62 static int __mv88e6xxx_reg_read(struct mii_bus *bus, int sw_addr, int addr,
  63                                 int reg)
  64 {
  65         int ret;
  66
  67         if (sw_addr == 0)
  68                 return mdiobus_read_nested(bus, addr, reg);
  69
  70         /* Wait for the bus to become free. */
  71         ret = mv88e6xxx_reg_wait_ready(bus, sw_addr);
  72         if (ret < 0)
  73                 return ret;
  74
  75         /* Transmit the read command. */
  76         ret = mdiobus_write_nested(bus, sw_addr, SMI_CMD,
  77                                    SMI_CMD_OP_22_READ | (addr << 5) | reg);
  78         if (ret < 0)
  79                 return ret;
  80
  81         /* Wait for the read command to complete. */
  82         ret = mv88e6xxx_reg_wait_ready(bus, sw_addr);
  83         if (ret < 0)
  84                 return ret;
  85
  86         /* Read the data. */
  87         ret = mdiobus_read_nested(bus, sw_addr, SMI_DATA);
  88         if (ret < 0)
  89                 return ret;
  90
  91         return ret & 0xffff;
  92 }
  93
  94 static int _mv88e6xxx_reg_read(struct dsa_switch *ds, int addr, int reg)
  95 {
  96         struct mii_bus *bus = dsa_host_dev_to_mii_bus(ds->master_dev);
  97         int ret;
  98
  99         assert_smi_lock(ds);
 100
 101         if (bus == NULL)
 102                 return -EINVAL;
 103
 104         ret = __mv88e6xxx_reg_read(bus, ds->pd->sw_addr, addr, reg);
 105         if (ret < 0)
 106                 return ret;
 107
 108         dev_dbg(ds->master_dev, "<- addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 109                 addr, reg, ret);
 110
 111         return ret;
 112 }
 113
 114 int mv88e6xxx_reg_read(struct dsa_switch *ds, int addr, int reg)
 115 {
 116         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 117         int ret;
 118
 119         mutex_lock(&ps->smi_mutex);
 120         ret = _mv88e6xxx_reg_read(ds, addr, reg);
 121         mutex_unlock(&ps->smi_mutex);
 122
 123         return ret;
 124 }
 125
 126 static int __mv88e6xxx_reg_write(struct mii_bus *bus, int sw_addr, int addr,
 127                                  int reg, u16 val)
 128 {
 129         int ret;
 130
 131         if (sw_addr == 0)
 132                 return mdiobus_write_nested(bus, addr, reg, val);
 133
 134         /* Wait for the bus to become free. */
 135         ret = mv88e6xxx_reg_wait_ready(bus, sw_addr);
 136         if (ret < 0)
 137                 return ret;
 138
 139         /* Transmit the data to write. */
 140         ret = mdiobus_write_nested(bus, sw_addr, SMI_DATA, val);
 141         if (ret < 0)
 142                 return ret;
 143
 144         /* Transmit the write command. */
 145         ret = mdiobus_write_nested(bus, sw_addr, SMI_CMD,
 146                                    SMI_CMD_OP_22_WRITE | (addr << 5) | reg);
 147         if (ret < 0)
 148                 return ret;
 149
 150         /* Wait for the write command to complete. */
 151         ret = mv88e6xxx_reg_wait_ready(bus, sw_addr);
 152         if (ret < 0)
 153                 return ret;
 154
 155         return 0;
 156 }
 157
 158 static int _mv88e6xxx_reg_write(struct dsa_switch *ds, int addr, int reg,
 159                                 u16 val)
 160 {
 161         struct mii_bus *bus = dsa_host_dev_to_mii_bus(ds->master_dev);
 162
 163         assert_smi_lock(ds);
 164
 165         if (bus == NULL)
 166                 return -EINVAL;
 167
 168         dev_dbg(ds->master_dev, "-> addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 169                 addr, reg, val);
 170
 171         return __mv88e6xxx_reg_write(bus, ds->pd->sw_addr, addr, reg, val);
 172 }
 173
 174 int mv88e6xxx_reg_write(struct dsa_switch *ds, int addr, int reg, u16 val)
 175 {
 176         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 177         int ret;
 178
 179         mutex_lock(&ps->smi_mutex);
 180         ret = _mv88e6xxx_reg_write(ds, addr, reg, val);
 181         mutex_unlock(&ps->smi_mutex);
 182
 183         return ret;
 184 }
 185
 186 int mv88e6xxx_set_addr_direct(struct dsa_switch *ds, u8 *addr)
 187 {
 188         REG_WRITE(REG_GLOBAL, GLOBAL_MAC_01, (addr[0] << 8) | addr[1]);
 189         REG_WRITE(REG_GLOBAL, GLOBAL_MAC_23, (addr[2] << 8) | addr[3]);
 190         REG_WRITE(REG_GLOBAL, GLOBAL_MAC_45, (addr[4] << 8) | addr[5]);
 191
 192         return 0;
 193 }
 194
 195 int mv88e6xxx_set_addr_indirect(struct dsa_switch *ds, u8 *addr)
 196 {
 197         int i;
 198         int ret;
 199
 200         for (i = 0; i < 6; i++) {
 201                 int j;
 202
 203                 /* Write the MAC address byte. */
 204                 REG_WRITE(REG_GLOBAL2, GLOBAL2_SWITCH_MAC,
 205                           GLOBAL2_SWITCH_MAC_BUSY | (i << 8) | addr[i]);
 206
 207                 /* Wait for the write to complete. */
 208                 for (j = 0; j < 16; j++) {
 209                         ret = REG_READ(REG_GLOBAL2, GLOBAL2_SWITCH_MAC);
 210                         if ((ret & GLOBAL2_SWITCH_MAC_BUSY) == 0)
 211                                 break;
 212                 }
 213                 if (j == 16)
 214                         return -ETIMEDOUT;
 215         }
 216
 217         return 0;
 218 }
 219
 220 static int _mv88e6xxx_phy_read(struct dsa_switch *ds, int addr, int regnum)
 221 {
 222         if (addr >= 0)
 223                 return _mv88e6xxx_reg_read(ds, addr, regnum);
 224         return 0xffff;
 225 }
 226
 227 static int _mv88e6xxx_phy_write(struct dsa_switch *ds, int addr, int regnum,
 228                                 u16 val)
 229 {
 230         if (addr >= 0)
 231                 return _mv88e6xxx_reg_write(ds, addr, regnum, val);
 232         return 0;
 233 }
 234
 235 #ifdef CONFIG_NET_DSA_MV88E6XXX_NEED_PPU
 236 static int mv88e6xxx_ppu_disable(struct dsa_switch *ds)
 237 {
 238         int ret;
 239         unsigned long timeout;
 240
 241         ret = REG_READ(REG_GLOBAL, GLOBAL_CONTROL);
 242         REG_WRITE(REG_GLOBAL, GLOBAL_CONTROL,
 243                   ret & ~GLOBAL_CONTROL_PPU_ENABLE);
 244
 245         timeout = jiffies + 1 * HZ;
 246         while (time_before(jiffies, timeout)) {
 247                 ret = REG_READ(REG_GLOBAL, GLOBAL_STATUS);
 248                 usleep_range(1000, 2000);
 249                 if ((ret & GLOBAL_STATUS_PPU_MASK) !=
 250                     GLOBAL_STATUS_PPU_POLLING)
 251                         return 0;
 252         }
 253
 254         return -ETIMEDOUT;
 255 }
 256
 257 static int mv88e6xxx_ppu_enable(struct dsa_switch *ds)
 258 {
 259         int ret;
 260         unsigned long timeout;
 261
 262         ret = REG_READ(REG_GLOBAL, GLOBAL_CONTROL);
 263         REG_WRITE(REG_GLOBAL, GLOBAL_CONTROL, ret | GLOBAL_CONTROL_PPU_ENABLE);
 264
 265         timeout = jiffies + 1 * HZ;
 266         while (time_before(jiffies, timeout)) {
 267                 ret = REG_READ(REG_GLOBAL, GLOBAL_STATUS);
 268                 usleep_range(1000, 2000);
 269                 if ((ret & GLOBAL_STATUS_PPU_MASK) ==
 270                     GLOBAL_STATUS_PPU_POLLING)
 271                         return 0;
 272         }
 273
 274         return -ETIMEDOUT;
 275 }
 276
 277 static void mv88e6xxx_ppu_reenable_work(struct work_struct *ugly)
 278 {
 279         struct mv88e6xxx_priv_state *ps;
 280
 281         ps = container_of(ugly, struct mv88e6xxx_priv_state, ppu_work);
 282         if (mutex_trylock(&ps->ppu_mutex)) {
 283                 struct dsa_switch *ds = ((struct dsa_switch *)ps) - 1;
 284
 285                 if (mv88e6xxx_ppu_enable(ds) == 0)
 286                         ps->ppu_disabled = 0;
 287                 mutex_unlock(&ps->ppu_mutex);
 288         }
 289 }
 290
 291 static void mv88e6xxx_ppu_reenable_timer(unsigned long _ps)
 292 {
 293         struct mv88e6xxx_priv_state *ps = (void *)_ps;
 294
 295         schedule_work(&ps->ppu_work);
 296 }
 297
 298 static int mv88e6xxx_ppu_access_get(struct dsa_switch *ds)
 299 {
 300         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 301         int ret;
 302
 303         mutex_lock(&ps->ppu_mutex);
 304
 305         /* If the PHY polling unit is enabled, disable it so that
 306          * we can access the PHY registers.  If it was already
 307          * disabled, cancel the timer that is going to re-enable
 308          * it.
 309          */
 310         if (!ps->ppu_disabled) {
 311                 ret = mv88e6xxx_ppu_disable(ds);
 312                 if (ret < 0) {
 313                         mutex_unlock(&ps->ppu_mutex);
 314                         return ret;
 315                 }
 316                 ps->ppu_disabled = 1;
 317         } else {
 318                 del_timer(&ps->ppu_timer);
 319                 ret = 0;
 320         }
 321
 322         return ret;
 323 }
 324
 325 static void mv88e6xxx_ppu_access_put(struct dsa_switch *ds)
 326 {
 327         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 328
 329         /* Schedule a timer to re-enable the PHY polling unit. */
 330         mod_timer(&ps->ppu_timer, jiffies + msecs_to_jiffies(10));
 331         mutex_unlock(&ps->ppu_mutex);
 332 }
 333
 334 void mv88e6xxx_ppu_state_init(struct dsa_switch *ds)
 335 {
 336         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 337
 338         mutex_init(&ps->ppu_mutex);
 339         INIT_WORK(&ps->ppu_work, mv88e6xxx_ppu_reenable_work);
 340         init_timer(&ps->ppu_timer);
 341         ps->ppu_timer.data = (unsigned long)ps;
 342         ps->ppu_timer.function = mv88e6xxx_ppu_reenable_timer;
 343 }
 344
 345 int mv88e6xxx_phy_read_ppu(struct dsa_switch *ds, int addr, int regnum)
 346 {
 347         int ret;
 348
 349         ret = mv88e6xxx_ppu_access_get(ds);
 350         if (ret >= 0) {
 351                 ret = mv88e6xxx_reg_read(ds, addr, regnum);
 352                 mv88e6xxx_ppu_access_put(ds);
 353         }
 354
 355         return ret;
 356 }
 357
 358 int mv88e6xxx_phy_write_ppu(struct dsa_switch *ds, int addr,
 359                             int regnum, u16 val)
 360 {
 361         int ret;
 362
 363         ret = mv88e6xxx_ppu_access_get(ds);
 364         if (ret >= 0) {
 365                 ret = mv88e6xxx_reg_write(ds, addr, regnum, val);
 366                 mv88e6xxx_ppu_access_put(ds);
 367         }
 368
 369         return ret;
 370 }
 371 #endif
 372
 373 static bool mv88e6xxx_6065_family(struct dsa_switch *ds)
 374 {
 375         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 376
 377         switch (ps->id) {
 378         case PORT_SWITCH_ID_6031:
 379         case PORT_SWITCH_ID_6061:
 380         case PORT_SWITCH_ID_6035:
 381         case PORT_SWITCH_ID_6065:
 382                 return true;
 383         }
 384         return false;
 385 }
 386
 387 static bool mv88e6xxx_6095_family(struct dsa_switch *ds)
 388 {
 389         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 390
 391         switch (ps->id) {
 392         case PORT_SWITCH_ID_6092:
 393         case PORT_SWITCH_ID_6095:
 394                 return true;
 395         }
 396         return false;
 397 }
 398
 399 static bool mv88e6xxx_6097_family(struct dsa_switch *ds)
 400 {
 401         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 402
 403         switch (ps->id) {
 404         case PORT_SWITCH_ID_6046:
 405         case PORT_SWITCH_ID_6085:
 406         case PORT_SWITCH_ID_6096:
 407         case PORT_SWITCH_ID_6097:
 408                 return true;
 409         }
 410         return false;
 411 }
 412
 413 static bool mv88e6xxx_6165_family(struct dsa_switch *ds)
 414 {
 415         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 416
 417         switch (ps->id) {
 418         case PORT_SWITCH_ID_6123:
 419         case PORT_SWITCH_ID_6161:
 420         case PORT_SWITCH_ID_6165:
 421                 return true;
 422         }
 423         return false;
 424 }
 425
 426 static bool mv88e6xxx_6185_family(struct dsa_switch *ds)
 427 {
 428         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 429
 430         switch (ps->id) {
 431         case PORT_SWITCH_ID_6121:
 432         case PORT_SWITCH_ID_6122:
 433         case PORT_SWITCH_ID_6152:
 434         case PORT_SWITCH_ID_6155:
 435         case PORT_SWITCH_ID_6182:
 436         case PORT_SWITCH_ID_6185:
 437         case PORT_SWITCH_ID_6108:
 438         case PORT_SWITCH_ID_6131:
 439                 return true;
 440         }
 441         return false;
 442 }
 443
 444 static bool mv88e6xxx_6320_family(struct dsa_switch *ds)
 445 {
 446         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 447
 448         switch (ps->id) {
 449         case PORT_SWITCH_ID_6320:
 450         case PORT_SWITCH_ID_6321:
 451                 return true;
 452         }
 453         return false;
 454 }
 455
 456 static bool mv88e6xxx_6351_family(struct dsa_switch *ds)
 457 {
 458         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 459
 460         switch (ps->id) {
 461         case PORT_SWITCH_ID_6171:
 462         case PORT_SWITCH_ID_6175:
 463         case PORT_SWITCH_ID_6350:
 464         case PORT_SWITCH_ID_6351:
 465                 return true;
 466         }
 467         return false;
 468 }
 469
 470 static bool mv88e6xxx_6352_family(struct dsa_switch *ds)
 471 {
 472         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 473
 474         switch (ps->id) {
 475         case PORT_SWITCH_ID_6172:
 476         case PORT_SWITCH_ID_6176:
 477         case PORT_SWITCH_ID_6240:
 478         case PORT_SWITCH_ID_6352:
 479                 return true;
 480         }
 481         return false;
 482 }
 483
 484 /* We expect the switch to perform auto negotiation if there is a real
 485  * phy. However, in the case of a fixed link phy, we force the port
 486  * settings from the fixed link settings.
 487  */
 488 void mv88e6xxx_adjust_link(struct dsa_switch *ds, int port,
 489                            struct phy_device *phydev)
 490 {
 491         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 492         u32 reg;
 493         int ret;
 494
 495         if (!phy_is_pseudo_fixed_link(phydev))
 496                 return;
 497
 498         mutex_lock(&ps->smi_mutex);
 499
 500         ret = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_PCS_CTRL);
 501         if (ret < 0)
 502                 goto out;
 503
 504         reg = ret & ~(PORT_PCS_CTRL_LINK_UP |
 505                       PORT_PCS_CTRL_FORCE_LINK |
 506                       PORT_PCS_CTRL_DUPLEX_FULL |
 507                       PORT_PCS_CTRL_FORCE_DUPLEX |
 508                       PORT_PCS_CTRL_UNFORCED);
 509
 510         reg |= PORT_PCS_CTRL_FORCE_LINK;
 511         if (phydev->link)
 512                         reg |= PORT_PCS_CTRL_LINK_UP;
 513
 514         if (mv88e6xxx_6065_family(ds) && phydev->speed > SPEED_100)
 515                 goto out;
 516
 517         switch (phydev->speed) {
 518         case SPEED_1000:
 519                 reg |= PORT_PCS_CTRL_1000;
 520                 break;
 521         case SPEED_100:
 522                 reg |= PORT_PCS_CTRL_100;
 523                 break;
 524         case SPEED_10:
 525                 reg |= PORT_PCS_CTRL_10;
 526                 break;
 527         default:
 528                 pr_info("Unknown speed");
 529                 goto out;
 530         }
 531
 532         reg |= PORT_PCS_CTRL_FORCE_DUPLEX;
 533         if (phydev->duplex == DUPLEX_FULL)
 534                 reg |= PORT_PCS_CTRL_DUPLEX_FULL;
 535
 536         if ((mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds)) &&
 537             (port >= ps->num_ports - 2)) {
 538                 if (phydev->interface == PHY_INTERFACE_MODE_RGMII_RXID)
 539                         reg |= PORT_PCS_CTRL_RGMII_DELAY_RXCLK;
 540                 if (phydev->interface == PHY_INTERFACE_MODE_RGMII_TXID)
 541                         reg |= PORT_PCS_CTRL_RGMII_DELAY_TXCLK;
 542                 if (phydev->interface == PHY_INTERFACE_MODE_RGMII_ID)
 543                         reg |= (PORT_PCS_CTRL_RGMII_DELAY_RXCLK |
 544                                 PORT_PCS_CTRL_RGMII_DELAY_TXCLK);
 545         }
 546         _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_PCS_CTRL, reg);
 547
 548 out:
 549         mutex_unlock(&ps->smi_mutex);
 550 }
 551
 552 static int _mv88e6xxx_stats_wait(struct dsa_switch *ds)
 553 {
 554         int ret;
 555         int i;
 556
 557         for (i = 0; i < 10; i++) {
 558                 ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_STATS_OP);
 559                 if ((ret & GLOBAL_STATS_OP_BUSY) == 0)
 560                         return 0;
 561         }
 562
 563         return -ETIMEDOUT;
 564 }
 565
 566 static int _mv88e6xxx_stats_snapshot(struct dsa_switch *ds, int port)
 567 {
 568         int ret;
 569
 570         if (mv88e6xxx_6320_family(ds) || mv88e6xxx_6352_family(ds))
 571                 port = (port + 1) << 5;
 572
 573         /* Snapshot the hardware statistics counters for this port. */
 574         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_STATS_OP,
 575                                    GLOBAL_STATS_OP_CAPTURE_PORT |
 576                                    GLOBAL_STATS_OP_HIST_RX_TX | port);
 577         if (ret < 0)
 578                 return ret;
 579
 580         /* Wait for the snapshotting to complete. */
 581         ret = _mv88e6xxx_stats_wait(ds);
 582         if (ret < 0)
 583                 return ret;
 584
 585         return 0;
 586 }
 587
 588 static void _mv88e6xxx_stats_read(struct dsa_switch *ds, int stat, u32 *val)
 589 {
 590         u32 _val;
 591         int ret;
 592
 593         *val = 0;
 594
 595         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_STATS_OP,
 596                                    GLOBAL_STATS_OP_READ_CAPTURED |
 597                                    GLOBAL_STATS_OP_HIST_RX_TX | stat);
 598         if (ret < 0)
 599                 return;
 600
 601         ret = _mv88e6xxx_stats_wait(ds);
 602         if (ret < 0)
 603                 return;
 604
 605         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_STATS_COUNTER_32);
 606         if (ret < 0)
 607                 return;
 608
 609         _val = ret << 16;
 610
 611         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_STATS_COUNTER_01);
 612         if (ret < 0)
 613                 return;
 614
 615         *val = _val | ret;
 616 }
 617
 618 static struct mv88e6xxx_hw_stat mv88e6xxx_hw_stats[] = {
 619         { "in_good_octets", 8, 0x00, },
 620         { "in_bad_octets", 4, 0x02, },
 621         { "in_unicast", 4, 0x04, },
 622         { "in_broadcasts", 4, 0x06, },
 623         { "in_multicasts", 4, 0x07, },
 624         { "in_pause", 4, 0x16, },
 625         { "in_undersize", 4, 0x18, },
 626         { "in_fragments", 4, 0x19, },
 627         { "in_oversize", 4, 0x1a, },
 628         { "in_jabber", 4, 0x1b, },
 629         { "in_rx_error", 4, 0x1c, },
 630         { "in_fcs_error", 4, 0x1d, },
 631         { "out_octets", 8, 0x0e, },
 632         { "out_unicast", 4, 0x10, },
 633         { "out_broadcasts", 4, 0x13, },
 634         { "out_multicasts", 4, 0x12, },
 635         { "out_pause", 4, 0x15, },
 636         { "excessive", 4, 0x11, },
 637         { "collisions", 4, 0x1e, },
 638         { "deferred", 4, 0x05, },
 639         { "single", 4, 0x14, },
 640         { "multiple", 4, 0x17, },
 641         { "out_fcs_error", 4, 0x03, },
 642         { "late", 4, 0x1f, },
 643         { "hist_64bytes", 4, 0x08, },
 644         { "hist_65_127bytes", 4, 0x09, },
 645         { "hist_128_255bytes", 4, 0x0a, },
 646         { "hist_256_511bytes", 4, 0x0b, },
 647         { "hist_512_1023bytes", 4, 0x0c, },
 648         { "hist_1024_max_bytes", 4, 0x0d, },
 649         /* Not all devices have the following counters */
 650         { "sw_in_discards", 4, 0x110, },
 651         { "sw_in_filtered", 2, 0x112, },
 652         { "sw_out_filtered", 2, 0x113, },
 653
 654 };
 655
 656 static bool have_sw_in_discards(struct dsa_switch *ds)
 657 {
 658         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 659
 660         switch (ps->id) {
 661         case PORT_SWITCH_ID_6095: case PORT_SWITCH_ID_6161:
 662         case PORT_SWITCH_ID_6165: case PORT_SWITCH_ID_6171:
 663         case PORT_SWITCH_ID_6172: case PORT_SWITCH_ID_6176:
 664         case PORT_SWITCH_ID_6182: case PORT_SWITCH_ID_6185:
 665         case PORT_SWITCH_ID_6352:
 666                 return true;
 667         default:
 668                 return false;
 669         }
 670 }
 671
 672 static void _mv88e6xxx_get_strings(struct dsa_switch *ds,
 673                                    int nr_stats,
 674                                    struct mv88e6xxx_hw_stat *stats,
 675                                    int port, uint8_t *data)
 676 {
 677         int i;
 678
 679         for (i = 0; i < nr_stats; i++) {
 680                 memcpy(data + i * ETH_GSTRING_LEN,
 681                        stats[i].string, ETH_GSTRING_LEN);
 682         }
 683 }
 684
 685 static uint64_t _mv88e6xxx_get_ethtool_stat(struct dsa_switch *ds,
 686                                             int stat,
 687                                             struct mv88e6xxx_hw_stat *stats,
 688                                             int port)
 689 {
 690         struct mv88e6xxx_hw_stat *s = stats + stat;
 691         u32 low;
 692         u32 high = 0;
 693         int ret;
 694         u64 value;
 695
 696         if (s->reg >= 0x100) {
 697                 ret = _mv88e6xxx_reg_read(ds, REG_PORT(port),
 698                                           s->reg - 0x100);
 699                 if (ret < 0)
 700                         return UINT64_MAX;
 701
 702                 low = ret;
 703                 if (s->sizeof_stat == 4) {
 704                         ret = _mv88e6xxx_reg_read(ds, REG_PORT(port),
 705                                                   s->reg - 0x100 + 1);
 706                         if (ret < 0)
 707                                 return UINT64_MAX;
 708                         high = ret;
 709                 }
 710         } else {
 711                 _mv88e6xxx_stats_read(ds, s->reg, &low);
 712                 if (s->sizeof_stat == 8)
 713                         _mv88e6xxx_stats_read(ds, s->reg + 1, &high);
 714         }
 715         value = (((u64)high) << 16) | low;
 716         return value;
 717 }
 718
 719 static void _mv88e6xxx_get_ethtool_stats(struct dsa_switch *ds,
 720                                          int nr_stats,
 721                                          struct mv88e6xxx_hw_stat *stats,
 722                                          int port, uint64_t *data)
 723 {
 724         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 725         int ret;
 726         int i;
 727
 728         mutex_lock(&ps->smi_mutex);
 729
 730         ret = _mv88e6xxx_stats_snapshot(ds, port);
 731         if (ret < 0) {
 732                 mutex_unlock(&ps->smi_mutex);
 733                 return;
 734         }
 735
 736         /* Read each of the counters. */
 737         for (i = 0; i < nr_stats; i++)
 738                 data[i] = _mv88e6xxx_get_ethtool_stat(ds, i, stats, port);
 739
 740         mutex_unlock(&ps->smi_mutex);
 741 }
 742
 743 /* All the statistics in the table */
 744 void
 745 mv88e6xxx_get_strings(struct dsa_switch *ds, int port, uint8_t *data)
 746 {
 747         if (have_sw_in_discards(ds))
 748                 _mv88e6xxx_get_strings(ds, ARRAY_SIZE(mv88e6xxx_hw_stats),
 749                                        mv88e6xxx_hw_stats, port, data);
 750         else
 751                 _mv88e6xxx_get_strings(ds, ARRAY_SIZE(mv88e6xxx_hw_stats) - 3,
 752                                        mv88e6xxx_hw_stats, port, data);
 753 }
 754
 755 int mv88e6xxx_get_sset_count(struct dsa_switch *ds)
 756 {
 757         if (have_sw_in_discards(ds))
 758                 return ARRAY_SIZE(mv88e6xxx_hw_stats);
 759         return ARRAY_SIZE(mv88e6xxx_hw_stats) - 3;
 760 }
 761
 762 void
 763 mv88e6xxx_get_ethtool_stats(struct dsa_switch *ds,
 764                             int port, uint64_t *data)
 765 {
 766         if (have_sw_in_discards(ds))
 767                 _mv88e6xxx_get_ethtool_stats(
 768                         ds, ARRAY_SIZE(mv88e6xxx_hw_stats),
 769                         mv88e6xxx_hw_stats, port, data);
 770         else
 771                 _mv88e6xxx_get_ethtool_stats(
 772                         ds, ARRAY_SIZE(mv88e6xxx_hw_stats) - 3,
 773                         mv88e6xxx_hw_stats, port, data);
 774 }
 775
 776 int mv88e6xxx_get_regs_len(struct dsa_switch *ds, int port)
 777 {
 778         return 32 * sizeof(u16);
 779 }
 780
 781 void mv88e6xxx_get_regs(struct dsa_switch *ds, int port,
 782                         struct ethtool_regs *regs, void *_p)
 783 {
 784         u16 *p = _p;
 785         int i;
 786
 787         regs->version = 0;
 788
 789         memset(p, 0xff, 32 * sizeof(u16));
 790
 791         for (i = 0; i < 32; i++) {
 792                 int ret;
 793
 794                 ret = mv88e6xxx_reg_read(ds, REG_PORT(port), i);
 795                 if (ret >= 0)
 796                         p[i] = ret;
 797         }
 798 }
 799
 800 static int _mv88e6xxx_wait(struct dsa_switch *ds, int reg, int offset,
 801                            u16 mask)
 802 {
 803         unsigned long timeout = jiffies + HZ / 10;
 804
 805         while (time_before(jiffies, timeout)) {
 806                 int ret;
 807
 808                 ret = _mv88e6xxx_reg_read(ds, reg, offset);
 809                 if (ret < 0)
 810                         return ret;
 811                 if (!(ret & mask))
 812                         return 0;
 813
 814                 usleep_range(1000, 2000);
 815         }
 816         return -ETIMEDOUT;
 817 }
 818
 819 static int mv88e6xxx_wait(struct dsa_switch *ds, int reg, int offset, u16 mask)
 820 {
 821         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 822         int ret;
 823
 824         mutex_lock(&ps->smi_mutex);
 825         ret = _mv88e6xxx_wait(ds, reg, offset, mask);
 826         mutex_unlock(&ps->smi_mutex);
 827
 828         return ret;
 829 }
 830
 831 static int _mv88e6xxx_phy_wait(struct dsa_switch *ds)
 832 {
 833         return _mv88e6xxx_wait(ds, REG_GLOBAL2, GLOBAL2_SMI_OP,
 834                                GLOBAL2_SMI_OP_BUSY);
 835 }
 836
 837 int mv88e6xxx_eeprom_load_wait(struct dsa_switch *ds)
 838 {
 839         return mv88e6xxx_wait(ds, REG_GLOBAL2, GLOBAL2_EEPROM_OP,
 840                               GLOBAL2_EEPROM_OP_LOAD);
 841 }
 842
 843 int mv88e6xxx_eeprom_busy_wait(struct dsa_switch *ds)
 844 {
 845         return mv88e6xxx_wait(ds, REG_GLOBAL2, GLOBAL2_EEPROM_OP,
 846                               GLOBAL2_EEPROM_OP_BUSY);
 847 }
 848
 849 static int _mv88e6xxx_atu_wait(struct dsa_switch *ds)
 850 {
 851         return _mv88e6xxx_wait(ds, REG_GLOBAL, GLOBAL_ATU_OP,
 852                                GLOBAL_ATU_OP_BUSY);
 853 }
 854
 855 static int _mv88e6xxx_phy_read_indirect(struct dsa_switch *ds, int addr,
 856                                         int regnum)
 857 {
 858         int ret;
 859
 860         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL2, GLOBAL2_SMI_OP,
 861                                    GLOBAL2_SMI_OP_22_READ | (addr << 5) |
 862                                    regnum);
 863         if (ret < 0)
 864                 return ret;
 865
 866         ret = _mv88e6xxx_phy_wait(ds);
 867         if (ret < 0)
 868                 return ret;
 869
 870         return _mv88e6xxx_reg_read(ds, REG_GLOBAL2, GLOBAL2_SMI_DATA);
 871 }
 872
 873 static int _mv88e6xxx_phy_write_indirect(struct dsa_switch *ds, int addr,
 874                                          int regnum, u16 val)
 875 {
 876         int ret;
 877
 878         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL2, GLOBAL2_SMI_DATA, val);
 879         if (ret < 0)
 880                 return ret;
 881
 882         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL2, GLOBAL2_SMI_OP,
 883                                    GLOBAL2_SMI_OP_22_WRITE | (addr << 5) |
 884                                    regnum);
 885
 886         return _mv88e6xxx_phy_wait(ds);
 887 }
 888
 889 int mv88e6xxx_get_eee(struct dsa_switch *ds, int port, struct ethtool_eee *e)
 890 {
 891         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 892         int reg;
 893
 894         mutex_lock(&ps->smi_mutex);
 895
 896         reg = _mv88e6xxx_phy_read_indirect(ds, port, 16);
 897         if (reg < 0)
 898                 goto out;
 899
 900         e->eee_enabled = !!(reg & 0x0200);
 901         e->tx_lpi_enabled = !!(reg & 0x0100);
 902
 903         reg = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_STATUS);
 904         if (reg < 0)
 905                 goto out;
 906
 907         e->eee_active = !!(reg & PORT_STATUS_EEE);
 908         reg = 0;
 909
 910 out:
 911         mutex_unlock(&ps->smi_mutex);
 912         return reg;
 913 }
 914
 915 int mv88e6xxx_set_eee(struct dsa_switch *ds, int port,
 916                       struct phy_device *phydev, struct ethtool_eee *e)
 917 {
 918         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 919         int reg;
 920         int ret;
 921
 922         mutex_lock(&ps->smi_mutex);
 923
 924         ret = _mv88e6xxx_phy_read_indirect(ds, port, 16);
 925         if (ret < 0)
 926                 goto out;
 927
 928         reg = ret & ~0x0300;
 929         if (e->eee_enabled)
 930                 reg |= 0x0200;
 931         if (e->tx_lpi_enabled)
 932                 reg |= 0x0100;
 933
 934         ret = _mv88e6xxx_phy_write_indirect(ds, port, 16, reg);
 935 out:
 936         mutex_unlock(&ps->smi_mutex);
 937
 938         return ret;
 939 }
 940
 941 static int _mv88e6xxx_atu_cmd(struct dsa_switch *ds, u16 cmd)
 942 {
 943         int ret;
 944
 945         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_OP, cmd);
 946         if (ret < 0)
 947                 return ret;
 948
 949         return _mv88e6xxx_atu_wait(ds);
 950 }
 951
 952 static int _mv88e6xxx_atu_data_write(struct dsa_switch *ds,
 953                                      struct mv88e6xxx_atu_entry *entry)
 954 {
 955         u16 data = entry->state & GLOBAL_ATU_DATA_STATE_MASK;
 956
 957         if (entry->state != GLOBAL_ATU_DATA_STATE_UNUSED) {
 958                 unsigned int mask, shift;
 959
 960                 if (entry->trunk) {
 961                         data |= GLOBAL_ATU_DATA_TRUNK;
 962                         mask = GLOBAL_ATU_DATA_TRUNK_ID_MASK;
 963                         shift = GLOBAL_ATU_DATA_TRUNK_ID_SHIFT;
 964                 } else {
 965                         mask = GLOBAL_ATU_DATA_PORT_VECTOR_MASK;
 966                         shift = GLOBAL_ATU_DATA_PORT_VECTOR_SHIFT;
 967                 }
 968
 969                 data |= (entry->portv_trunkid << shift) & mask;
 970         }
 971
 972         return _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_DATA, data);
 973 }
 974
 975 static int _mv88e6xxx_atu_flush_move(struct dsa_switch *ds,
 976                                      struct mv88e6xxx_atu_entry *entry,
 977                                      bool static_too)
 978 {
 979         int op;
 980         int err;
 981
 982         err = _mv88e6xxx_atu_wait(ds);
 983         if (err)
 984                 return err;
 985
 986         err = _mv88e6xxx_atu_data_write(ds, entry);
 987         if (err)
 988                 return err;
 989
 990         if (entry->fid) {
 991                 err = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_FID,
 992                                            entry->fid);
 993                 if (err)
 994                         return err;
 995
 996                 op = static_too ? GLOBAL_ATU_OP_FLUSH_MOVE_ALL_DB :
 997                         GLOBAL_ATU_OP_FLUSH_MOVE_NON_STATIC_DB;
 998         } else {
 999                 op = static_too ? GLOBAL_ATU_OP_FLUSH_MOVE_ALL :
1000                         GLOBAL_ATU_OP_FLUSH_MOVE_NON_STATIC;
1001         }
1002
1003         return _mv88e6xxx_atu_cmd(ds, op);
1004 }
1005
1006 static int _mv88e6xxx_atu_flush(struct dsa_switch *ds, u16 fid, bool static_too)
1007 {
1008         struct mv88e6xxx_atu_entry entry = {
1009                 .fid = fid,
1010                 .state = 0, /* EntryState bits must be 0 */
1011         };
1012
1013         return _mv88e6xxx_atu_flush_move(ds, &entry, static_too);
1014 }
1015
1016 static int _mv88e6xxx_atu_move(struct dsa_switch *ds, u16 fid, int from_port,
1017                                int to_port, bool static_too)
1018 {
1019         struct mv88e6xxx_atu_entry entry = {
1020                 .trunk = false,
1021                 .fid = fid,
1022         };
1023
1024         /* EntryState bits must be 0xF */
1025         entry.state = GLOBAL_ATU_DATA_STATE_MASK;
1026
1027         /* ToPort and FromPort are respectively in PortVec bits 7:4 and 3:0 */
1028         entry.portv_trunkid = (to_port & 0x0f) << 4;
1029         entry.portv_trunkid |= from_port & 0x0f;
1030
1031         return _mv88e6xxx_atu_flush_move(ds, &entry, static_too);
1032 }
1033
1034 static int _mv88e6xxx_atu_remove(struct dsa_switch *ds, u16 fid, int port,
1035                                  bool static_too)
1036 {
1037         /* Destination port 0xF means remove the entries */
1038         return _mv88e6xxx_atu_move(ds, fid, port, 0x0f, static_too);
1039 }
1040
1041 static int mv88e6xxx_set_port_state(struct dsa_switch *ds, int port, u8 state)
1042 {
1043         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1044         int reg, ret = 0;
1045         u8 oldstate;
1046
1047         mutex_lock(&ps->smi_mutex);
1048
1049         reg = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_CONTROL);
1050         if (reg < 0) {
1051                 ret = reg;
1052                 goto abort;
1053         }
1054
1055         oldstate = reg & PORT_CONTROL_STATE_MASK;
1056         if (oldstate != state) {
1057                 /* Flush forwarding database if we're moving a port
1058                  * from Learning or Forwarding state to Disabled or
1059                  * Blocking or Listening state.
1060                  */
1061                 if (oldstate >= PORT_CONTROL_STATE_LEARNING &&
1062                     state <= PORT_CONTROL_STATE_BLOCKING) {
1063                         ret = _mv88e6xxx_atu_remove(ds, 0, port, false);
1064                         if (ret)
1065                                 goto abort;
1066                 }
1067                 reg = (reg & ~PORT_CONTROL_STATE_MASK) | state;
1068                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_CONTROL,
1069                                            reg);
1070         }
1071
1072 abort:
1073         mutex_unlock(&ps->smi_mutex);
1074         return ret;
1075 }
1076
1077 static int _mv88e6xxx_port_vlan_map_set(struct dsa_switch *ds, int port,
1078                                         u16 output_ports)
1079 {
1080         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1081         const u16 mask = (1 << ps->num_ports) - 1;
1082         int reg;
1083
1084         reg = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_BASE_VLAN);
1085         if (reg < 0)
1086                 return reg;
1087
1088         reg &= ~mask;
1089         reg |= output_ports & mask;
1090
1091         return _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_BASE_VLAN, reg);
1092 }
1093
1094 int mv88e6xxx_port_stp_update(struct dsa_switch *ds, int port, u8 state)
1095 {
1096         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1097         int stp_state;
1098
1099         switch (state) {
1100         case BR_STATE_DISABLED:
1101                 stp_state = PORT_CONTROL_STATE_DISABLED;
1102                 break;
1103         case BR_STATE_BLOCKING:
1104         case BR_STATE_LISTENING:
1105                 stp_state = PORT_CONTROL_STATE_BLOCKING;
1106                 break;
1107         case BR_STATE_LEARNING:
1108                 stp_state = PORT_CONTROL_STATE_LEARNING;
1109                 break;
1110         case BR_STATE_FORWARDING:
1111         default:
1112                 stp_state = PORT_CONTROL_STATE_FORWARDING;
1113                 break;
1114         }
1115
1116         netdev_dbg(ds->ports[port], "port state %d [%d]\n", state, stp_state);
1117
1118         /* mv88e6xxx_port_stp_update may be called with softirqs disabled,
1119          * so we can not update the port state directly but need to schedule it.
1120          */
1121         ps->port_state[port] = stp_state;
1122         set_bit(port, &ps->port_state_update_mask);
1123         schedule_work(&ps->bridge_work);
1124
1125         return 0;
1126 }
1127
1128 static int _mv88e6xxx_port_pvid_get(struct dsa_switch *ds, int port, u16 *pvid)
1129 {
1130         int ret;
1131
1132         ret = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_DEFAULT_VLAN);
1133         if (ret < 0)
1134                 return ret;
1135
1136         *pvid = ret & PORT_DEFAULT_VLAN_MASK;
1137
1138         return 0;
1139 }
1140
1141 int mv88e6xxx_port_pvid_get(struct dsa_switch *ds, int port, u16 *pvid)
1142 {
1143         int ret;
1144
1145         ret = mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_DEFAULT_VLAN);
1146         if (ret < 0)
1147                 return ret;
1148
1149         *pvid = ret & PORT_DEFAULT_VLAN_MASK;
1150
1151         return 0;
1152 }
1153
1154 static int _mv88e6xxx_port_pvid_set(struct dsa_switch *ds, int port, u16 pvid)
1155 {
1156         return _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_DEFAULT_VLAN,
1157                                    pvid & PORT_DEFAULT_VLAN_MASK);
1158 }
1159
1160 static int _mv88e6xxx_vtu_wait(struct dsa_switch *ds)
1161 {
1162         return _mv88e6xxx_wait(ds, REG_GLOBAL, GLOBAL_VTU_OP,
1163                                GLOBAL_VTU_OP_BUSY);
1164 }
1165
1166 static int _mv88e6xxx_vtu_cmd(struct dsa_switch *ds, u16 op)
1167 {
1168         int ret;
1169
1170         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_OP, op);
1171         if (ret < 0)
1172                 return ret;
1173
1174         return _mv88e6xxx_vtu_wait(ds);
1175 }
1176
1177 static int _mv88e6xxx_vtu_stu_flush(struct dsa_switch *ds)
1178 {
1179         int ret;
1180
1181         ret = _mv88e6xxx_vtu_wait(ds);
1182         if (ret < 0)
1183                 return ret;
1184
1185         return _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_FLUSH_ALL);
1186 }
1187
1188 static int _mv88e6xxx_vtu_stu_data_read(struct dsa_switch *ds,
1189                                         struct mv88e6xxx_vtu_stu_entry *entry,
1190                                         unsigned int nibble_offset)
1191 {
1192         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1193         u16 regs[3];
1194         int i;
1195         int ret;
1196
1197         for (i = 0; i < 3; ++i) {
1198                 ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL,
1199                                           GLOBAL_VTU_DATA_0_3 + i);
1200                 if (ret < 0)
1201                         return ret;
1202
1203                 regs[i] = ret;
1204         }
1205
1206         for (i = 0; i < ps->num_ports; ++i) {
1207                 unsigned int shift = (i % 4) * 4 + nibble_offset;
1208                 u16 reg = regs[i / 4];
1209
1210                 entry->data[i] = (reg >> shift) & GLOBAL_VTU_STU_DATA_MASK;
1211         }
1212
1213         return 0;
1214 }
1215
1216 static int _mv88e6xxx_vtu_stu_data_write(struct dsa_switch *ds,
1217                                          struct mv88e6xxx_vtu_stu_entry *entry,
1218                                          unsigned int nibble_offset)
1219 {
1220         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1221         u16 regs[3] = { 0 };
1222         int i;
1223         int ret;
1224
1225         for (i = 0; i < ps->num_ports; ++i) {
1226                 unsigned int shift = (i % 4) * 4 + nibble_offset;
1227                 u8 data = entry->data[i];
1228
1229                 regs[i / 4] |= (data & GLOBAL_VTU_STU_DATA_MASK) << shift;
1230         }
1231
1232         for (i = 0; i < 3; ++i) {
1233                 ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL,
1234                                            GLOBAL_VTU_DATA_0_3 + i, regs[i]);
1235                 if (ret < 0)
1236                         return ret;
1237         }
1238
1239         return 0;
1240 }
1241
1242 static int _mv88e6xxx_vtu_vid_write(struct dsa_switch *ds, u16 vid)
1243 {
1244         return _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_VID,
1245                                     vid & GLOBAL_VTU_VID_MASK);
1246 }
1247
1248 static int _mv88e6xxx_vtu_getnext(struct dsa_switch *ds,
1249                                   struct mv88e6xxx_vtu_stu_entry *entry)
1250 {
1251         struct mv88e6xxx_vtu_stu_entry next = { 0 };
1252         int ret;
1253
1254         ret = _mv88e6xxx_vtu_wait(ds);
1255         if (ret < 0)
1256                 return ret;
1257
1258         ret = _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_VTU_GET_NEXT);
1259         if (ret < 0)
1260                 return ret;
1261
1262         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_VTU_VID);
1263         if (ret < 0)
1264                 return ret;
1265
1266         next.vid = ret & GLOBAL_VTU_VID_MASK;
1267         next.valid = !!(ret & GLOBAL_VTU_VID_VALID);
1268
1269         if (next.valid) {
1270                 ret = _mv88e6xxx_vtu_stu_data_read(ds, &next, 0);
1271                 if (ret < 0)
1272                         return ret;
1273
1274                 if (mv88e6xxx_6097_family(ds) || mv88e6xxx_6165_family(ds) ||
1275                     mv88e6xxx_6351_family(ds) || mv88e6xxx_6352_family(ds)) {
1276                         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL,
1277                                                   GLOBAL_VTU_FID);
1278                         if (ret < 0)
1279                                 return ret;
1280
1281                         next.fid = ret & GLOBAL_VTU_FID_MASK;
1282
1283                         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL,
1284                                                   GLOBAL_VTU_SID);
1285                         if (ret < 0)
1286                                 return ret;
1287
1288                         next.sid = ret & GLOBAL_VTU_SID_MASK;
1289                 }
1290         }
1291
1292         *entry = next;
1293         return 0;
1294 }
1295
1296 static int _mv88e6xxx_vtu_loadpurge(struct dsa_switch *ds,
1297                                     struct mv88e6xxx_vtu_stu_entry *entry)
1298 {
1299         u16 reg = 0;
1300         int ret;
1301
1302         ret = _mv88e6xxx_vtu_wait(ds);
1303         if (ret < 0)
1304                 return ret;
1305
1306         if (!entry->valid)
1307                 goto loadpurge;
1308
1309         /* Write port member tags */
1310         ret = _mv88e6xxx_vtu_stu_data_write(ds, entry, 0);
1311         if (ret < 0)
1312                 return ret;
1313
1314         if (mv88e6xxx_6097_family(ds) || mv88e6xxx_6165_family(ds) ||
1315             mv88e6xxx_6351_family(ds) || mv88e6xxx_6352_family(ds)) {
1316                 reg = entry->sid & GLOBAL_VTU_SID_MASK;
1317                 ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_SID, reg);
1318                 if (ret < 0)
1319                         return ret;
1320
1321                 reg = entry->fid & GLOBAL_VTU_FID_MASK;
1322                 ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_FID, reg);
1323                 if (ret < 0)
1324                         return ret;
1325         }
1326
1327         reg = GLOBAL_VTU_VID_VALID;
1328 loadpurge:
1329         reg |= entry->vid & GLOBAL_VTU_VID_MASK;
1330         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_VID, reg);
1331         if (ret < 0)
1332                 return ret;
1333
1334         return _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_VTU_LOAD_PURGE);
1335 }
1336
1337 static int _mv88e6xxx_stu_getnext(struct dsa_switch *ds, u8 sid,
1338                                   struct mv88e6xxx_vtu_stu_entry *entry)
1339 {
1340         struct mv88e6xxx_vtu_stu_entry next = { 0 };
1341         int ret;
1342
1343         ret = _mv88e6xxx_vtu_wait(ds);
1344         if (ret < 0)
1345                 return ret;
1346
1347         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_SID,
1348                                    sid & GLOBAL_VTU_SID_MASK);
1349         if (ret < 0)
1350                 return ret;
1351
1352         ret = _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_STU_GET_NEXT);
1353         if (ret < 0)
1354                 return ret;
1355
1356         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_VTU_SID);
1357         if (ret < 0)
1358                 return ret;
1359
1360         next.sid = ret & GLOBAL_VTU_SID_MASK;
1361
1362         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_VTU_VID);
1363         if (ret < 0)
1364                 return ret;
1365
1366         next.valid = !!(ret & GLOBAL_VTU_VID_VALID);
1367
1368         if (next.valid) {
1369                 ret = _mv88e6xxx_vtu_stu_data_read(ds, &next, 2);
1370                 if (ret < 0)
1371                         return ret;
1372         }
1373
1374         *entry = next;
1375         return 0;
1376 }
1377
1378 static int _mv88e6xxx_stu_loadpurge(struct dsa_switch *ds,
1379                                     struct mv88e6xxx_vtu_stu_entry *entry)
1380 {
1381         u16 reg = 0;
1382         int ret;
1383
1384         ret = _mv88e6xxx_vtu_wait(ds);
1385         if (ret < 0)
1386                 return ret;
1387
1388         if (!entry->valid)
1389                 goto loadpurge;
1390
1391         /* Write port states */
1392         ret = _mv88e6xxx_vtu_stu_data_write(ds, entry, 2);
1393         if (ret < 0)
1394                 return ret;
1395
1396         reg = GLOBAL_VTU_VID_VALID;
1397 loadpurge:
1398         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_VID, reg);
1399         if (ret < 0)
1400                 return ret;
1401
1402         reg = entry->sid & GLOBAL_VTU_SID_MASK;
1403         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_SID, reg);
1404         if (ret < 0)
1405                 return ret;
1406
1407         return _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_STU_LOAD_PURGE);
1408 }
1409
1410 static int _mv88e6xxx_vlan_init(struct dsa_switch *ds, u16 vid,
1411                                 struct mv88e6xxx_vtu_stu_entry *entry)
1412 {
1413         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1414         struct mv88e6xxx_vtu_stu_entry vlan = {
1415                 .valid = true,
1416                 .vid = vid,
1417                 .fid = vid, /* We use one FID per VLAN */
1418         };
1419         int i;
1420
1421         /* exclude all ports except the CPU */
1422         for (i = 0; i < ps->num_ports; ++i)
1423                 vlan.data[i] = dsa_is_cpu_port(ds, i) ?
1424                         GLOBAL_VTU_DATA_MEMBER_TAG_TAGGED :
1425                         GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1426
1427         if (mv88e6xxx_6097_family(ds) || mv88e6xxx_6165_family(ds) ||
1428             mv88e6xxx_6351_family(ds) || mv88e6xxx_6352_family(ds)) {
1429                 struct mv88e6xxx_vtu_stu_entry vstp;
1430                 int err;
1431
1432                 /* Adding a VTU entry requires a valid STU entry. As VSTP is not
1433                  * implemented, only one STU entry is needed to cover all VTU
1434                  * entries. Thus, validate the SID 0.
1435                  */
1436                 vlan.sid = 0;
1437                 err = _mv88e6xxx_stu_getnext(ds, GLOBAL_VTU_SID_MASK, &vstp);
1438                 if (err)
1439                         return err;
1440
1441                 if (vstp.sid != vlan.sid || !vstp.valid) {
1442                         memset(&vstp, 0, sizeof(vstp));
1443                         vstp.valid = true;
1444                         vstp.sid = vlan.sid;
1445
1446                         err = _mv88e6xxx_stu_loadpurge(ds, &vstp);
1447                         if (err)
1448                                 return err;
1449                 }
1450
1451                 /* Clear all MAC addresses from the new database */
1452                 err = _mv88e6xxx_atu_flush(ds, vlan.fid, true);
1453                 if (err)
1454                         return err;
1455         }
1456
1457         *entry = vlan;
1458         return 0;
1459 }
1460
1461 int mv88e6xxx_port_vlan_prepare(struct dsa_switch *ds, int port,
1462                                 const struct switchdev_obj_port_vlan *vlan,
1463                                 struct switchdev_trans *trans)
1464 {
1465         /* We don't need any dynamic resource from the kernel (yet),
1466          * so skip the prepare phase.
1467          */
1468         return 0;
1469 }
1470
1471 static int _mv88e6xxx_port_vlan_add(struct dsa_switch *ds, int port, u16 vid,
1472                                     bool untagged)
1473 {
1474         struct mv88e6xxx_vtu_stu_entry vlan;
1475         int err;
1476
1477         err = _mv88e6xxx_vtu_vid_write(ds, vid - 1);
1478         if (err)
1479                 return err;
1480
1481         err = _mv88e6xxx_vtu_getnext(ds, &vlan);
1482         if (err)
1483                 return err;
1484
1485         if (vlan.vid != vid || !vlan.valid) {
1486                 err = _mv88e6xxx_vlan_init(ds, vid, &vlan);
1487                 if (err)
1488                         return err;
1489         }
1490
1491         vlan.data[port] = untagged ?
1492                 GLOBAL_VTU_DATA_MEMBER_TAG_UNTAGGED :
1493                 GLOBAL_VTU_DATA_MEMBER_TAG_TAGGED;
1494
1495         return _mv88e6xxx_vtu_loadpurge(ds, &vlan);
1496 }
1497
1498 int mv88e6xxx_port_vlan_add(struct dsa_switch *ds, int port,
1499                             const struct switchdev_obj_port_vlan *vlan,
1500                             struct switchdev_trans *trans)
1501 {
1502         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1503         bool untagged = vlan->flags & BRIDGE_VLAN_INFO_UNTAGGED;
1504         bool pvid = vlan->flags & BRIDGE_VLAN_INFO_PVID;
1505         u16 vid;
1506         int err = 0;
1507
1508         mutex_lock(&ps->smi_mutex);
1509
1510         for (vid = vlan->vid_begin; vid <= vlan->vid_end; ++vid) {
1511                 err = _mv88e6xxx_port_vlan_add(ds, port, vid, untagged);
1512                 if (err)
1513                         goto unlock;
1514         }
1515
1516         /* no PVID with ranges, otherwise it's a bug */
1517         if (pvid)
1518                 err = _mv88e6xxx_port_pvid_set(ds, port, vid);
1519 unlock:
1520         mutex_unlock(&ps->smi_mutex);
1521
1522         return err;
1523 }
1524
1525 static int _mv88e6xxx_port_vlan_del(struct dsa_switch *ds, int port, u16 vid)
1526 {
1527         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1528         struct mv88e6xxx_vtu_stu_entry vlan;
1529         int i, err;
1530
1531         err = _mv88e6xxx_vtu_vid_write(ds, vid - 1);
1532         if (err)
1533                 return err;
1534
1535         err = _mv88e6xxx_vtu_getnext(ds, &vlan);
1536         if (err)
1537                 return err;
1538
1539         if (vlan.vid != vid || !vlan.valid ||
1540             vlan.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1541                 return -ENOENT;
1542
1543         vlan.data[port] = GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1544
1545         /* keep the VLAN unless all ports are excluded */
1546         vlan.valid = false;
1547         for (i = 0; i < ps->num_ports; ++i) {
1548                 if (dsa_is_cpu_port(ds, i))
1549                         continue;
1550
1551                 if (vlan.data[i] != GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER) {
1552                         vlan.valid = true;
1553                         break;
1554                 }
1555         }
1556
1557         err = _mv88e6xxx_vtu_loadpurge(ds, &vlan);
1558         if (err)
1559                 return err;
1560
1561         return _mv88e6xxx_atu_remove(ds, vlan.fid, port, false);
1562 }
1563
1564 int mv88e6xxx_port_vlan_del(struct dsa_switch *ds, int port,
1565                             const struct switchdev_obj_port_vlan *vlan)
1566 {
1567         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1568         u16 pvid, vid;
1569         int err = 0;
1570
1571         mutex_lock(&ps->smi_mutex);
1572
1573         err = _mv88e6xxx_port_pvid_get(ds, port, &pvid);
1574         if (err)
1575                 goto unlock;
1576
1577         for (vid = vlan->vid_begin; vid <= vlan->vid_end; ++vid) {
1578                 err = _mv88e6xxx_port_vlan_del(ds, port, vid);
1579                 if (err)
1580                         goto unlock;
1581
1582                 if (vid == pvid) {
1583                         err = _mv88e6xxx_port_pvid_set(ds, port, 0);
1584                         if (err)
1585                                 goto unlock;
1586                 }
1587         }
1588
1589 unlock:
1590         mutex_unlock(&ps->smi_mutex);
1591
1592         return err;
1593 }
1594
1595 int mv88e6xxx_vlan_getnext(struct dsa_switch *ds, u16 *vid,
1596                            unsigned long *ports, unsigned long *untagged)
1597 {
1598         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1599         struct mv88e6xxx_vtu_stu_entry next;
1600         int port;
1601         int err;
1602
1603         if (*vid == 4095)
1604                 return -ENOENT;
1605
1606         mutex_lock(&ps->smi_mutex);
1607         err = _mv88e6xxx_vtu_vid_write(ds, *vid);
1608         if (err)
1609                 goto unlock;
1610
1611         err = _mv88e6xxx_vtu_getnext(ds, &next);
1612 unlock:
1613         mutex_unlock(&ps->smi_mutex);
1614
1615         if (err)
1616                 return err;
1617
1618         if (!next.valid)
1619                 return -ENOENT;
1620
1621         *vid = next.vid;
1622
1623         for (port = 0; port < ps->num_ports; ++port) {
1624                 clear_bit(port, ports);
1625                 clear_bit(port, untagged);
1626
1627                 if (dsa_is_cpu_port(ds, port))
1628                         continue;
1629
1630                 if (next.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_TAGGED ||
1631                     next.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_UNTAGGED)
1632                         set_bit(port, ports);
1633
1634                 if (next.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_UNTAGGED)
1635                         set_bit(port, untagged);
1636         }
1637
1638         return 0;
1639 }
1640
1641 static int _mv88e6xxx_atu_mac_write(struct dsa_switch *ds,
1642                                     const unsigned char *addr)
1643 {
1644         int i, ret;
1645
1646         for (i = 0; i < 3; i++) {
1647                 ret = _mv88e6xxx_reg_write(
1648                         ds, REG_GLOBAL, GLOBAL_ATU_MAC_01 + i,
1649                         (addr[i * 2] << 8) | addr[i * 2 + 1]);
1650                 if (ret < 0)
1651                         return ret;
1652         }
1653
1654         return 0;
1655 }
1656
1657 static int _mv88e6xxx_atu_mac_read(struct dsa_switch *ds, unsigned char *addr)
1658 {
1659         int i, ret;
1660
1661         for (i = 0; i < 3; i++) {
1662                 ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL,
1663                                           GLOBAL_ATU_MAC_01 + i);
1664                 if (ret < 0)
1665                         return ret;
1666                 addr[i * 2] = ret >> 8;
1667                 addr[i * 2 + 1] = ret & 0xff;
1668         }
1669
1670         return 0;
1671 }
1672
1673 static int _mv88e6xxx_atu_load(struct dsa_switch *ds,
1674                                struct mv88e6xxx_atu_entry *entry)
1675 {
1676         int ret;
1677
1678         ret = _mv88e6xxx_atu_wait(ds);
1679         if (ret < 0)
1680                 return ret;
1681
1682         ret = _mv88e6xxx_atu_mac_write(ds, entry->mac);
1683         if (ret < 0)
1684                 return ret;
1685
1686         ret = _mv88e6xxx_atu_data_write(ds, entry);
1687         if (ret < 0)
1688                 return ret;
1689
1690         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_FID, entry->fid);
1691         if (ret < 0)
1692                 return ret;
1693
1694         return _mv88e6xxx_atu_cmd(ds, GLOBAL_ATU_OP_LOAD_DB);
1695 }
1696
1697 static int _mv88e6xxx_port_fdb_load(struct dsa_switch *ds, int port,
1698                                     const unsigned char *addr, u16 vid,
1699                                     u8 state)
1700 {
1701         struct mv88e6xxx_atu_entry entry = { 0 };
1702
1703         entry.fid = vid; /* We use one FID per VLAN */
1704         entry.state = state;
1705         ether_addr_copy(entry.mac, addr);
1706         if (state != GLOBAL_ATU_DATA_STATE_UNUSED) {
1707                 entry.trunk = false;
1708                 entry.portv_trunkid = BIT(port);
1709         }
1710
1711         return _mv88e6xxx_atu_load(ds, &entry);
1712 }
1713
1714 int mv88e6xxx_port_fdb_prepare(struct dsa_switch *ds, int port,
1715                                const struct switchdev_obj_port_fdb *fdb,
1716                                struct switchdev_trans *trans)
1717 {
1718         /* We don't use per-port FDB */
1719         if (fdb->vid == 0)
1720                 return -EOPNOTSUPP;
1721
1722         /* We don't need any dynamic resource from the kernel (yet),
1723          * so skip the prepare phase.
1724          */
1725         return 0;
1726 }
1727
1728 int mv88e6xxx_port_fdb_add(struct dsa_switch *ds, int port,
1729                            const struct switchdev_obj_port_fdb *fdb,
1730                            struct switchdev_trans *trans)
1731 {
1732         int state = is_multicast_ether_addr(fdb->addr) ?
1733                 GLOBAL_ATU_DATA_STATE_MC_STATIC :
1734                 GLOBAL_ATU_DATA_STATE_UC_STATIC;
1735         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1736         int ret;
1737
1738         mutex_lock(&ps->smi_mutex);
1739         ret = _mv88e6xxx_port_fdb_load(ds, port, fdb->addr, fdb->vid, state);
1740         mutex_unlock(&ps->smi_mutex);
1741
1742         return ret;
1743 }
1744
1745 int mv88e6xxx_port_fdb_del(struct dsa_switch *ds, int port,
1746                            const struct switchdev_obj_port_fdb *fdb)
1747 {
1748         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1749         int ret;
1750
1751         mutex_lock(&ps->smi_mutex);
1752         ret = _mv88e6xxx_port_fdb_load(ds, port, fdb->addr, fdb->vid,
1753                                        GLOBAL_ATU_DATA_STATE_UNUSED);
1754         mutex_unlock(&ps->smi_mutex);
1755
1756         return ret;
1757 }
1758
1759 static int _mv88e6xxx_atu_getnext(struct dsa_switch *ds, u16 fid,
1760                                   struct mv88e6xxx_atu_entry *entry)
1761 {
1762         struct mv88e6xxx_atu_entry next = { 0 };
1763         int ret;
1764
1765         next.fid = fid;
1766
1767         ret = _mv88e6xxx_atu_wait(ds);
1768         if (ret < 0)
1769                 return ret;
1770
1771         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_FID, fid);
1772         if (ret < 0)
1773                 return ret;
1774
1775         ret = _mv88e6xxx_atu_cmd(ds, GLOBAL_ATU_OP_GET_NEXT_DB);
1776         if (ret < 0)
1777                 return ret;
1778
1779         ret = _mv88e6xxx_atu_mac_read(ds, next.mac);
1780         if (ret < 0)
1781                 return ret;
1782
1783         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_ATU_DATA);
1784         if (ret < 0)
1785                 return ret;
1786
1787         next.state = ret & GLOBAL_ATU_DATA_STATE_MASK;
1788         if (next.state != GLOBAL_ATU_DATA_STATE_UNUSED) {
1789                 unsigned int mask, shift;
1790
1791                 if (ret & GLOBAL_ATU_DATA_TRUNK) {
1792                         next.trunk = true;
1793                         mask = GLOBAL_ATU_DATA_TRUNK_ID_MASK;
1794                         shift = GLOBAL_ATU_DATA_TRUNK_ID_SHIFT;
1795                 } else {
1796                         next.trunk = false;
1797                         mask = GLOBAL_ATU_DATA_PORT_VECTOR_MASK;
1798                         shift = GLOBAL_ATU_DATA_PORT_VECTOR_SHIFT;
1799                 }
1800
1801                 next.portv_trunkid = (ret & mask) >> shift;
1802         }
1803
1804         *entry = next;
1805         return 0;
1806 }
1807
1808 int mv88e6xxx_port_fdb_dump(struct dsa_switch *ds, int port,
1809                             struct switchdev_obj_port_fdb *fdb,
1810                             int (*cb)(struct switchdev_obj *obj))
1811 {
1812         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1813         struct mv88e6xxx_vtu_stu_entry vlan = {
1814                 .vid = GLOBAL_VTU_VID_MASK, /* all ones */
1815         };
1816         int err;
1817
1818         mutex_lock(&ps->smi_mutex);
1819
1820         err = _mv88e6xxx_vtu_vid_write(ds, vlan.vid);
1821         if (err)
1822                 goto unlock;
1823
1824         do {
1825                 struct mv88e6xxx_atu_entry addr = {
1826                         .mac = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff },
1827                 };
1828
1829                 err = _mv88e6xxx_vtu_getnext(ds, &vlan);
1830                 if (err)
1831                         goto unlock;
1832
1833                 if (!vlan.valid)
1834                         break;
1835
1836                 err = _mv88e6xxx_atu_mac_write(ds, addr.mac);
1837                 if (err)
1838                         goto unlock;
1839
1840                 do {
1841                         err = _mv88e6xxx_atu_getnext(ds, vlan.fid, &addr);
1842                         if (err)
1843                                 goto unlock;
1844
1845                         if (addr.state == GLOBAL_ATU_DATA_STATE_UNUSED)
1846                                 break;
1847
1848                         if (!addr.trunk && addr.portv_trunkid & BIT(port)) {
1849                                 bool is_static = addr.state ==
1850                                         (is_multicast_ether_addr(addr.mac) ?
1851                                          GLOBAL_ATU_DATA_STATE_MC_STATIC :
1852                                          GLOBAL_ATU_DATA_STATE_UC_STATIC);
1853
1854                                 fdb->vid = vlan.vid;
1855                                 ether_addr_copy(fdb->addr, addr.mac);
1856                                 fdb->ndm_state = is_static ? NUD_NOARP :
1857                                         NUD_REACHABLE;
1858
1859                                 err = cb(&fdb->obj);
1860                                 if (err)
1861                                         goto unlock;
1862                         }
1863                 } while (!is_broadcast_ether_addr(addr.mac));
1864
1865         } while (vlan.vid < GLOBAL_VTU_VID_MASK);
1866
1867 unlock:
1868         mutex_unlock(&ps->smi_mutex);
1869
1870         return err;
1871 }
1872
1873 static void mv88e6xxx_bridge_work(struct work_struct *work)
1874 {
1875         struct mv88e6xxx_priv_state *ps;
1876         struct dsa_switch *ds;
1877         int port;
1878
1879         ps = container_of(work, struct mv88e6xxx_priv_state, bridge_work);
1880         ds = ((struct dsa_switch *)ps) - 1;
1881
1882         while (ps->port_state_update_mask) {
1883                 port = __ffs(ps->port_state_update_mask);
1884                 clear_bit(port, &ps->port_state_update_mask);
1885                 mv88e6xxx_set_port_state(ds, port, ps->port_state[port]);
1886         }
1887 }
1888
1889 static int mv88e6xxx_setup_port(struct dsa_switch *ds, int port)
1890 {
1891         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1892         int ret;
1893         u16 reg;
1894
1895         mutex_lock(&ps->smi_mutex);
1896
1897         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1898             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1899             mv88e6xxx_6185_family(ds) || mv88e6xxx_6095_family(ds) ||
1900             mv88e6xxx_6065_family(ds) || mv88e6xxx_6320_family(ds)) {
1901                 /* MAC Forcing register: don't force link, speed,
1902                  * duplex or flow control state to any particular
1903                  * values on physical ports, but force the CPU port
1904                  * and all DSA ports to their maximum bandwidth and
1905                  * full duplex.
1906                  */
1907                 reg = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_PCS_CTRL);
1908                 if (dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port)) {
1909                         reg &= ~PORT_PCS_CTRL_UNFORCED;
1910                         reg |= PORT_PCS_CTRL_FORCE_LINK |
1911                                 PORT_PCS_CTRL_LINK_UP |
1912                                 PORT_PCS_CTRL_DUPLEX_FULL |
1913                                 PORT_PCS_CTRL_FORCE_DUPLEX;
1914                         if (mv88e6xxx_6065_family(ds))
1915                                 reg |= PORT_PCS_CTRL_100;
1916                         else
1917                                 reg |= PORT_PCS_CTRL_1000;
1918                 } else {
1919                         reg |= PORT_PCS_CTRL_UNFORCED;
1920                 }
1921
1922                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
1923                                            PORT_PCS_CTRL, reg);
1924                 if (ret)
1925                         goto abort;
1926         }
1927
1928         /* Port Control: disable Drop-on-Unlock, disable Drop-on-Lock,
1929          * disable Header mode, enable IGMP/MLD snooping, disable VLAN
1930          * tunneling, determine priority by looking at 802.1p and IP
1931          * priority fields (IP prio has precedence), and set STP state
1932          * to Forwarding.
1933          *
1934          * If this is the CPU link, use DSA or EDSA tagging depending
1935          * on which tagging mode was configured.
1936          *
1937          * If this is a link to another switch, use DSA tagging mode.
1938          *
1939          * If this is the upstream port for this switch, enable
1940          * forwarding of unknown unicasts and multicasts.
1941          */
1942         reg = 0;
1943         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1944             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1945             mv88e6xxx_6095_family(ds) || mv88e6xxx_6065_family(ds) ||
1946             mv88e6xxx_6185_family(ds) || mv88e6xxx_6320_family(ds))
1947                 reg = PORT_CONTROL_IGMP_MLD_SNOOP |
1948                 PORT_CONTROL_USE_TAG | PORT_CONTROL_USE_IP |
1949                 PORT_CONTROL_STATE_FORWARDING;
1950         if (dsa_is_cpu_port(ds, port)) {
1951                 if (mv88e6xxx_6095_family(ds) || mv88e6xxx_6185_family(ds))
1952                         reg |= PORT_CONTROL_DSA_TAG;
1953                 if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1954                     mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1955                     mv88e6xxx_6320_family(ds)) {
1956                         if (ds->dst->tag_protocol == DSA_TAG_PROTO_EDSA)
1957                                 reg |= PORT_CONTROL_FRAME_ETHER_TYPE_DSA;
1958                         else
1959                                 reg |= PORT_CONTROL_FRAME_MODE_DSA;
1960                         reg |= PORT_CONTROL_FORWARD_UNKNOWN |
1961                                 PORT_CONTROL_FORWARD_UNKNOWN_MC;
1962                 }
1963
1964                 if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1965                     mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1966                     mv88e6xxx_6095_family(ds) || mv88e6xxx_6065_family(ds) ||
1967                     mv88e6xxx_6185_family(ds) || mv88e6xxx_6320_family(ds)) {
1968                         if (ds->dst->tag_protocol == DSA_TAG_PROTO_EDSA)
1969                                 reg |= PORT_CONTROL_EGRESS_ADD_TAG;
1970                 }
1971         }
1972         if (dsa_is_dsa_port(ds, port)) {
1973                 if (mv88e6xxx_6095_family(ds) || mv88e6xxx_6185_family(ds))
1974                         reg |= PORT_CONTROL_DSA_TAG;
1975                 if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1976                     mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1977                     mv88e6xxx_6320_family(ds)) {
1978                         reg |= PORT_CONTROL_FRAME_MODE_DSA;
1979                 }
1980
1981                 if (port == dsa_upstream_port(ds))
1982                         reg |= PORT_CONTROL_FORWARD_UNKNOWN |
1983                                 PORT_CONTROL_FORWARD_UNKNOWN_MC;
1984         }
1985         if (reg) {
1986                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
1987                                            PORT_CONTROL, reg);
1988                 if (ret)
1989                         goto abort;
1990         }
1991
1992         /* Port Control 2: don't force a good FCS, set the maximum frame size to
1993          * 10240 bytes, enable secure 802.1q tags, don't discard tagged or
1994          * untagged frames on this port, do a destination address lookup on all
1995          * received packets as usual, disable ARP mirroring and don't send a
1996          * copy of all transmitted/received frames on this port to the CPU.
1997          */
1998         reg = 0;
1999         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2000             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
2001             mv88e6xxx_6095_family(ds) || mv88e6xxx_6320_family(ds))
2002                 reg = PORT_CONTROL_2_MAP_DA;
2003
2004         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2005             mv88e6xxx_6165_family(ds) || mv88e6xxx_6320_family(ds))
2006                 reg |= PORT_CONTROL_2_JUMBO_10240;
2007
2008         if (mv88e6xxx_6095_family(ds) || mv88e6xxx_6185_family(ds)) {
2009                 /* Set the upstream port this port should use */
2010                 reg |= dsa_upstream_port(ds);
2011                 /* enable forwarding of unknown multicast addresses to
2012                  * the upstream port
2013                  */
2014                 if (port == dsa_upstream_port(ds))
2015                         reg |= PORT_CONTROL_2_FORWARD_UNKNOWN;
2016         }
2017
2018         reg |= PORT_CONTROL_2_8021Q_SECURE;
2019
2020         if (reg) {
2021                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2022                                            PORT_CONTROL_2, reg);
2023                 if (ret)
2024                         goto abort;
2025         }
2026
2027         /* Port Association Vector: when learning source addresses
2028          * of packets, add the address to the address database using
2029          * a port bitmap that has only the bit for this port set and
2030          * the other bits clear.
2031          */
2032         ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_ASSOC_VECTOR,
2033                                    1 << port);
2034         if (ret)
2035                 goto abort;
2036
2037         /* Egress rate control 2: disable egress rate control. */
2038         ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_RATE_CONTROL_2,
2039                                    0x0000);
2040         if (ret)
2041                 goto abort;
2042
2043         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2044             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
2045             mv88e6xxx_6320_family(ds)) {
2046                 /* Do not limit the period of time that this port can
2047                  * be paused for by the remote end or the period of
2048                  * time that this port can pause the remote end.
2049                  */
2050                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2051                                            PORT_PAUSE_CTRL, 0x0000);
2052                 if (ret)
2053                         goto abort;
2054
2055                 /* Port ATU control: disable limiting the number of
2056                  * address database entries that this port is allowed
2057                  * to use.
2058                  */
2059                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2060                                            PORT_ATU_CONTROL, 0x0000);
2061                 /* Priority Override: disable DA, SA and VTU priority
2062                  * override.
2063                  */
2064                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2065                                            PORT_PRI_OVERRIDE, 0x0000);
2066                 if (ret)
2067                         goto abort;
2068
2069                 /* Port Ethertype: use the Ethertype DSA Ethertype
2070                  * value.
2071                  */
2072                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2073                                            PORT_ETH_TYPE, ETH_P_EDSA);
2074                 if (ret)
2075                         goto abort;
2076                 /* Tag Remap: use an identity 802.1p prio -> switch
2077                  * prio mapping.
2078                  */
2079                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2080                                            PORT_TAG_REGMAP_0123, 0x3210);
2081                 if (ret)
2082                         goto abort;
2083
2084                 /* Tag Remap 2: use an identity 802.1p prio -> switch
2085                  * prio mapping.
2086                  */
2087                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2088                                            PORT_TAG_REGMAP_4567, 0x7654);
2089                 if (ret)
2090                         goto abort;
2091         }
2092
2093         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2094             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
2095             mv88e6xxx_6185_family(ds) || mv88e6xxx_6095_family(ds) ||
2096             mv88e6xxx_6320_family(ds)) {
2097                 /* Rate Control: disable ingress rate limiting. */
2098                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2099                                            PORT_RATE_CONTROL, 0x0001);
2100                 if (ret)
2101                         goto abort;
2102         }
2103
2104         /* Port Control 1: disable trunking, disable sending
2105          * learning messages to this port.
2106          */
2107         ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_CONTROL_1, 0x0000);
2108         if (ret)
2109                 goto abort;
2110
2111         /* Port based VLAN map: do not give each port its own address
2112          * database, and allow every port to egress frames on all other ports.
2113          */
2114         reg = BIT(ps->num_ports) - 1; /* all ports */
2115         ret = _mv88e6xxx_port_vlan_map_set(ds, port, reg & ~port);
2116         if (ret)
2117                 goto abort;
2118
2119         /* Default VLAN ID and priority: don't set a default VLAN
2120          * ID, and set the default packet priority to zero.
2121          */
2122         ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_DEFAULT_VLAN,
2123                                    0x0000);
2124 abort:
2125         mutex_unlock(&ps->smi_mutex);
2126         return ret;
2127 }
2128
2129 int mv88e6xxx_setup_ports(struct dsa_switch *ds)
2130 {
2131         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2132         int ret;
2133         int i;
2134
2135         for (i = 0; i < ps->num_ports; i++) {
2136                 ret = mv88e6xxx_setup_port(ds, i);
2137                 if (ret < 0)
2138                         return ret;
2139         }
2140         return 0;
2141 }
2142
2143 int mv88e6xxx_setup_common(struct dsa_switch *ds)
2144 {
2145         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2146
2147         mutex_init(&ps->smi_mutex);
2148
2149         ps->id = REG_READ(REG_PORT(0), PORT_SWITCH_ID) & 0xfff0;
2150
2151         INIT_WORK(&ps->bridge_work, mv88e6xxx_bridge_work);
2152
2153         return 0;
2154 }
2155
2156 int mv88e6xxx_setup_global(struct dsa_switch *ds)
2157 {
2158         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2159         int ret;
2160         int i;
2161
2162         /* Set the default address aging time to 5 minutes, and
2163          * enable address learn messages to be sent to all message
2164          * ports.
2165          */
2166         REG_WRITE(REG_GLOBAL, GLOBAL_ATU_CONTROL,
2167                   0x0140 | GLOBAL_ATU_CONTROL_LEARN2ALL);
2168
2169         /* Configure the IP ToS mapping registers. */
2170         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_0, 0x0000);
2171         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_1, 0x0000);
2172         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_2, 0x5555);
2173         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_3, 0x5555);
2174         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_4, 0xaaaa);
2175         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_5, 0xaaaa);
2176         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_6, 0xffff);
2177         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_7, 0xffff);
2178
2179         /* Configure the IEEE 802.1p priority mapping register. */
2180         REG_WRITE(REG_GLOBAL, GLOBAL_IEEE_PRI, 0xfa41);
2181
2182         /* Send all frames with destination addresses matching
2183          * 01:80:c2:00:00:0x to the CPU port.
2184          */
2185         REG_WRITE(REG_GLOBAL2, GLOBAL2_MGMT_EN_0X, 0xffff);
2186
2187         /* Ignore removed tag data on doubly tagged packets, disable
2188          * flow control messages, force flow control priority to the
2189          * highest, and send all special multicast frames to the CPU
2190          * port at the highest priority.
2191          */
2192         REG_WRITE(REG_GLOBAL2, GLOBAL2_SWITCH_MGMT,
2193                   0x7 | GLOBAL2_SWITCH_MGMT_RSVD2CPU | 0x70 |
2194                   GLOBAL2_SWITCH_MGMT_FORCE_FLOW_CTRL_PRI);
2195
2196         /* Program the DSA routing table. */
2197         for (i = 0; i < 32; i++) {
2198                 int nexthop = 0x1f;
2199
2200                 if (ds->pd->rtable &&
2201                     i != ds->index && i < ds->dst->pd->nr_chips)
2202                         nexthop = ds->pd->rtable[i] & 0x1f;
2203
2204                 REG_WRITE(REG_GLOBAL2, GLOBAL2_DEVICE_MAPPING,
2205                           GLOBAL2_DEVICE_MAPPING_UPDATE |
2206                           (i << GLOBAL2_DEVICE_MAPPING_TARGET_SHIFT) |
2207                           nexthop);
2208         }
2209
2210         /* Clear all trunk masks. */
2211         for (i = 0; i < 8; i++)
2212                 REG_WRITE(REG_GLOBAL2, GLOBAL2_TRUNK_MASK,
2213                           0x8000 | (i << GLOBAL2_TRUNK_MASK_NUM_SHIFT) |
2214                           ((1 << ps->num_ports) - 1));
2215
2216         /* Clear all trunk mappings. */
2217         for (i = 0; i < 16; i++)
2218                 REG_WRITE(REG_GLOBAL2, GLOBAL2_TRUNK_MAPPING,
2219                           GLOBAL2_TRUNK_MAPPING_UPDATE |
2220                           (i << GLOBAL2_TRUNK_MAPPING_ID_SHIFT));
2221
2222         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2223             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
2224             mv88e6xxx_6320_family(ds)) {
2225                 /* Send all frames with destination addresses matching
2226                  * 01:80:c2:00:00:2x to the CPU port.
2227                  */
2228                 REG_WRITE(REG_GLOBAL2, GLOBAL2_MGMT_EN_2X, 0xffff);
2229
2230                 /* Initialise cross-chip port VLAN table to reset
2231                  * defaults.
2232                  */
2233                 REG_WRITE(REG_GLOBAL2, GLOBAL2_PVT_ADDR, 0x9000);
2234
2235                 /* Clear the priority override table. */
2236                 for (i = 0; i < 16; i++)
2237                         REG_WRITE(REG_GLOBAL2, GLOBAL2_PRIO_OVERRIDE,
2238                                   0x8000 | (i << 8));
2239         }
2240
2241         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2242             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
2243             mv88e6xxx_6185_family(ds) || mv88e6xxx_6095_family(ds) ||
2244             mv88e6xxx_6320_family(ds)) {
2245                 /* Disable ingress rate limiting by resetting all
2246                  * ingress rate limit registers to their initial
2247                  * state.
2248                  */
2249                 for (i = 0; i < ps->num_ports; i++)
2250                         REG_WRITE(REG_GLOBAL2, GLOBAL2_INGRESS_OP,
2251                                   0x9000 | (i << 8));
2252         }
2253
2254         /* Clear the statistics counters for all ports */
2255         REG_WRITE(REG_GLOBAL, GLOBAL_STATS_OP, GLOBAL_STATS_OP_FLUSH_ALL);
2256
2257         /* Wait for the flush to complete. */
2258         mutex_lock(&ps->smi_mutex);
2259         ret = _mv88e6xxx_stats_wait(ds);
2260         if (ret < 0)
2261                 goto unlock;
2262
2263         /* Clear all ATU entries */
2264         ret = _mv88e6xxx_atu_flush(ds, 0, true);
2265         if (ret < 0)
2266                 goto unlock;
2267
2268         /* Clear all the VTU and STU entries */
2269         ret = _mv88e6xxx_vtu_stu_flush(ds);
2270 unlock:
2271         mutex_unlock(&ps->smi_mutex);
2272
2273         return ret;
2274 }
2275
2276 int mv88e6xxx_switch_reset(struct dsa_switch *ds, bool ppu_active)
2277 {
2278         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2279         u16 is_reset = (ppu_active ? 0x8800 : 0xc800);
2280         unsigned long timeout;
2281         int ret;
2282         int i;
2283
2284         /* Set all ports to the disabled state. */
2285         for (i = 0; i < ps->num_ports; i++) {
2286                 ret = REG_READ(REG_PORT(i), PORT_CONTROL);
2287                 REG_WRITE(REG_PORT(i), PORT_CONTROL, ret & 0xfffc);
2288         }
2289
2290         /* Wait for transmit queues to drain. */
2291         usleep_range(2000, 4000);
2292
2293         /* Reset the switch. Keep the PPU active if requested. The PPU
2294          * needs to be active to support indirect phy register access
2295          * through global registers 0x18 and 0x19.
2296          */
2297         if (ppu_active)
2298                 REG_WRITE(REG_GLOBAL, 0x04, 0xc000);
2299         else
2300                 REG_WRITE(REG_GLOBAL, 0x04, 0xc400);
2301
2302         /* Wait up to one second for reset to complete. */
2303         timeout = jiffies + 1 * HZ;
2304         while (time_before(jiffies, timeout)) {
2305                 ret = REG_READ(REG_GLOBAL, 0x00);
2306                 if ((ret & is_reset) == is_reset)
2307                         break;
2308                 usleep_range(1000, 2000);
2309         }
2310         if (time_after(jiffies, timeout))
2311                 return -ETIMEDOUT;
2312
2313         return 0;
2314 }
2315
2316 int mv88e6xxx_phy_page_read(struct dsa_switch *ds, int port, int page, int reg)
2317 {
2318         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2319         int ret;
2320
2321         mutex_lock(&ps->smi_mutex);
2322         ret = _mv88e6xxx_phy_write_indirect(ds, port, 0x16, page);
2323         if (ret < 0)
2324                 goto error;
2325         ret = _mv88e6xxx_phy_read_indirect(ds, port, reg);
2326 error:
2327         _mv88e6xxx_phy_write_indirect(ds, port, 0x16, 0x0);
2328         mutex_unlock(&ps->smi_mutex);
2329         return ret;
2330 }
2331
2332 int mv88e6xxx_phy_page_write(struct dsa_switch *ds, int port, int page,
2333                              int reg, int val)
2334 {
2335         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2336         int ret;
2337
2338         mutex_lock(&ps->smi_mutex);
2339         ret = _mv88e6xxx_phy_write_indirect(ds, port, 0x16, page);
2340         if (ret < 0)
2341                 goto error;
2342
2343         ret = _mv88e6xxx_phy_write_indirect(ds, port, reg, val);
2344 error:
2345         _mv88e6xxx_phy_write_indirect(ds, port, 0x16, 0x0);
2346         mutex_unlock(&ps->smi_mutex);
2347         return ret;
2348 }
2349
2350 static int mv88e6xxx_port_to_phy_addr(struct dsa_switch *ds, int port)
2351 {
2352         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2353
2354         if (port >= 0 && port < ps->num_ports)
2355                 return port;
2356         return -EINVAL;
2357 }
2358
2359 int
2360 mv88e6xxx_phy_read(struct dsa_switch *ds, int port, int regnum)
2361 {
2362         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2363         int addr = mv88e6xxx_port_to_phy_addr(ds, port);
2364         int ret;
2365
2366         if (addr < 0)
2367                 return addr;
2368
2369         mutex_lock(&ps->smi_mutex);
2370         ret = _mv88e6xxx_phy_read(ds, addr, regnum);
2371         mutex_unlock(&ps->smi_mutex);
2372         return ret;
2373 }
2374
2375 int
2376 mv88e6xxx_phy_write(struct dsa_switch *ds, int port, int regnum, u16 val)
2377 {
2378         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2379         int addr = mv88e6xxx_port_to_phy_addr(ds, port);
2380         int ret;
2381
2382         if (addr < 0)
2383                 return addr;
2384
2385         mutex_lock(&ps->smi_mutex);
2386         ret = _mv88e6xxx_phy_write(ds, addr, regnum, val);
2387         mutex_unlock(&ps->smi_mutex);
2388         return ret;
2389 }
2390
2391 int
2392 mv88e6xxx_phy_read_indirect(struct dsa_switch *ds, int port, int regnum)
2393 {
2394         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2395         int addr = mv88e6xxx_port_to_phy_addr(ds, port);
2396         int ret;
2397
2398         if (addr < 0)
2399                 return addr;
2400
2401         mutex_lock(&ps->smi_mutex);
2402         ret = _mv88e6xxx_phy_read_indirect(ds, addr, regnum);
2403         mutex_unlock(&ps->smi_mutex);
2404         return ret;
2405 }
2406
2407 int
2408 mv88e6xxx_phy_write_indirect(struct dsa_switch *ds, int port, int regnum,
2409                              u16 val)
2410 {
2411         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2412         int addr = mv88e6xxx_port_to_phy_addr(ds, port);
2413         int ret;
2414
2415         if (addr < 0)
2416                 return addr;
2417
2418         mutex_lock(&ps->smi_mutex);
2419         ret = _mv88e6xxx_phy_write_indirect(ds, addr, regnum, val);
2420         mutex_unlock(&ps->smi_mutex);
2421         return ret;
2422 }
2423
2424 #ifdef CONFIG_NET_DSA_HWMON
2425
2426 static int mv88e61xx_get_temp(struct dsa_switch *ds, int *temp)
2427 {
2428         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2429         int ret;
2430         int val;
2431
2432         *temp = 0;
2433
2434         mutex_lock(&ps->smi_mutex);
2435
2436         ret = _mv88e6xxx_phy_write(ds, 0x0, 0x16, 0x6);
2437         if (ret < 0)
2438                 goto error;
2439
2440         /* Enable temperature sensor */
2441         ret = _mv88e6xxx_phy_read(ds, 0x0, 0x1a);
2442         if (ret < 0)
2443                 goto error;
2444
2445         ret = _mv88e6xxx_phy_write(ds, 0x0, 0x1a, ret | (1 << 5));
2446         if (ret < 0)
2447                 goto error;
2448
2449         /* Wait for temperature to stabilize */
2450         usleep_range(10000, 12000);
2451
2452         val = _mv88e6xxx_phy_read(ds, 0x0, 0x1a);
2453         if (val < 0) {
2454                 ret = val;
2455                 goto error;
2456         }
2457
2458         /* Disable temperature sensor */
2459         ret = _mv88e6xxx_phy_write(ds, 0x0, 0x1a, ret & ~(1 << 5));
2460         if (ret < 0)
2461                 goto error;
2462
2463         *temp = ((val & 0x1f) - 5) * 5;
2464
2465 error:
2466         _mv88e6xxx_phy_write(ds, 0x0, 0x16, 0x0);
2467         mutex_unlock(&ps->smi_mutex);
2468         return ret;
2469 }
2470
2471 static int mv88e63xx_get_temp(struct dsa_switch *ds, int *temp)
2472 {
2473         int phy = mv88e6xxx_6320_family(ds) ? 3 : 0;
2474         int ret;
2475
2476         *temp = 0;
2477
2478         ret = mv88e6xxx_phy_page_read(ds, phy, 6, 27);
2479         if (ret < 0)
2480                 return ret;
2481
2482         *temp = (ret & 0xff) - 25;
2483
2484         return 0;
2485 }
2486
2487 int mv88e6xxx_get_temp(struct dsa_switch *ds, int *temp)
2488 {
2489         if (mv88e6xxx_6320_family(ds) || mv88e6xxx_6352_family(ds))
2490                 return mv88e63xx_get_temp(ds, temp);
2491
2492         return mv88e61xx_get_temp(ds, temp);
2493 }
2494
2495 int mv88e6xxx_get_temp_limit(struct dsa_switch *ds, int *temp)
2496 {
2497         int phy = mv88e6xxx_6320_family(ds) ? 3 : 0;
2498         int ret;
2499
2500         if (!mv88e6xxx_6320_family(ds) && !mv88e6xxx_6352_family(ds))
2501                 return -EOPNOTSUPP;
2502
2503         *temp = 0;
2504
2505         ret = mv88e6xxx_phy_page_read(ds, phy, 6, 26);
2506         if (ret < 0)
2507                 return ret;
2508
2509         *temp = (((ret >> 8) & 0x1f) * 5) - 25;
2510
2511         return 0;
2512 }
2513
2514 int mv88e6xxx_set_temp_limit(struct dsa_switch *ds, int temp)
2515 {
2516         int phy = mv88e6xxx_6320_family(ds) ? 3 : 0;
2517         int ret;
2518
2519         if (!mv88e6xxx_6320_family(ds) && !mv88e6xxx_6352_family(ds))
2520                 return -EOPNOTSUPP;
2521
2522         ret = mv88e6xxx_phy_page_read(ds, phy, 6, 26);
2523         if (ret < 0)
2524                 return ret;
2525         temp = clamp_val(DIV_ROUND_CLOSEST(temp, 5) + 5, 0, 0x1f);
2526         return mv88e6xxx_phy_page_write(ds, phy, 6, 26,
2527                                         (ret & 0xe0ff) | (temp << 8));
2528 }
2529
2530 int mv88e6xxx_get_temp_alarm(struct dsa_switch *ds, bool *alarm)
2531 {
2532         int phy = mv88e6xxx_6320_family(ds) ? 3 : 0;
2533         int ret;
2534
2535         if (!mv88e6xxx_6320_family(ds) && !mv88e6xxx_6352_family(ds))
2536                 return -EOPNOTSUPP;
2537
2538         *alarm = false;
2539
2540         ret = mv88e6xxx_phy_page_read(ds, phy, 6, 26);
2541         if (ret < 0)
2542                 return ret;
2543
2544         *alarm = !!(ret & 0x40);
2545
2546         return 0;
2547 }
2548 #endif /* CONFIG_NET_DSA_HWMON */
2549
2550 char *mv88e6xxx_lookup_name(struct device *host_dev, int sw_addr,
2551                             const struct mv88e6xxx_switch_id *table,
2552                             unsigned int num)
2553 {
2554         struct mii_bus *bus = dsa_host_dev_to_mii_bus(host_dev);
2555         int i, ret;
2556
2557         if (!bus)
2558                 return NULL;
2559
2560         ret = __mv88e6xxx_reg_read(bus, sw_addr, REG_PORT(0), PORT_SWITCH_ID);
2561         if (ret < 0)
2562                 return NULL;
2563
2564         /* Look up the exact switch ID */
2565         for (i = 0; i < num; ++i)
2566                 if (table[i].id == ret)
2567                         return table[i].name;
2568
2569         /* Look up only the product number */
2570         for (i = 0; i < num; ++i) {
2571                 if (table[i].id == (ret & PORT_SWITCH_ID_PROD_NUM_MASK)) {
2572                         dev_warn(host_dev, "unknown revision %d, using base switch 0x%x\n",
2573                                  ret & PORT_SWITCH_ID_REV_MASK,
2574                                  ret & PORT_SWITCH_ID_PROD_NUM_MASK);
2575                         return table[i].name;
2576                 }
2577         }
2578
2579         return NULL;
2580 }
2581
2582 static int __init mv88e6xxx_init(void)
2583 {
2584 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6131)
2585         register_switch_driver(&mv88e6131_switch_driver);
2586 #endif
2587 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6123_61_65)
2588         register_switch_driver(&mv88e6123_61_65_switch_driver);
2589 #endif
2590 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6352)
2591         register_switch_driver(&mv88e6352_switch_driver);
2592 #endif
2593 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6171)
2594         register_switch_driver(&mv88e6171_switch_driver);
2595 #endif
2596         return 0;
2597 }
2598 module_init(mv88e6xxx_init);
2599
2600 static void __exit mv88e6xxx_cleanup(void)
2601 {
2602 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6171)
2603         unregister_switch_driver(&mv88e6171_switch_driver);
2604 #endif
2605 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6352)
2606         unregister_switch_driver(&mv88e6352_switch_driver);
2607 #endif
2608 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6123_61_65)
2609         unregister_switch_driver(&mv88e6123_61_65_switch_driver);
2610 #endif
2611 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6131)
2612         unregister_switch_driver(&mv88e6131_switch_driver);
2613 #endif
2614 }
2615 module_exit(mv88e6xxx_cleanup);
2616
2617 MODULE_AUTHOR("Lennert Buytenhek <buytenh@wantstofly.org>");
2618 MODULE_DESCRIPTION("Driver for Marvell 88E6XXX ethernet switch chips");
2619 MODULE_LICENSE("GPL");