macb: Fix merge error.
[karo-tx-linux.git] / drivers / net / ethernet / cadence / macb.c
1 /*
2  * Cadence MACB/GEM Ethernet Controller driver
3  *
4  * Copyright (C) 2004-2006 Atmel Corporation
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License version 2 as
8  * published by the Free Software Foundation.
9  */
10
11 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
12 #include <linux/clk.h>
13 #include <linux/module.h>
14 #include <linux/moduleparam.h>
15 #include <linux/kernel.h>
16 #include <linux/types.h>
17 #include <linux/circ_buf.h>
18 #include <linux/slab.h>
19 #include <linux/init.h>
20 #include <linux/io.h>
21 #include <linux/gpio.h>
22 #include <linux/interrupt.h>
23 #include <linux/netdevice.h>
24 #include <linux/etherdevice.h>
25 #include <linux/dma-mapping.h>
26 #include <linux/platform_data/macb.h>
27 #include <linux/platform_device.h>
28 #include <linux/phy.h>
29 #include <linux/of.h>
30 #include <linux/of_device.h>
31 #include <linux/of_mdio.h>
32 #include <linux/of_net.h>
33
34 #include "macb.h"
35
36 #define MACB_RX_BUFFER_SIZE     128
37 #define RX_BUFFER_MULTIPLE      64  /* bytes */
38 #define RX_RING_SIZE            512 /* must be power of 2 */
39 #define RX_RING_BYTES           (sizeof(struct macb_dma_desc) * RX_RING_SIZE)
40
41 #define TX_RING_SIZE            128 /* must be power of 2 */
42 #define TX_RING_BYTES           (sizeof(struct macb_dma_desc) * TX_RING_SIZE)
43
44 /* level of occupied TX descriptors under which we wake up TX process */
45 #define MACB_TX_WAKEUP_THRESH   (3 * TX_RING_SIZE / 4)
46
47 #define MACB_RX_INT_FLAGS       (MACB_BIT(RCOMP) | MACB_BIT(RXUBR)      \
48                                  | MACB_BIT(ISR_ROVR))
49 #define MACB_TX_ERR_FLAGS       (MACB_BIT(ISR_TUND)                     \
50                                         | MACB_BIT(ISR_RLE)             \
51                                         | MACB_BIT(TXERR))
52 #define MACB_TX_INT_FLAGS       (MACB_TX_ERR_FLAGS | MACB_BIT(TCOMP))
53
54 #define MACB_MAX_TX_LEN         ((unsigned int)((1 << MACB_TX_FRMLEN_SIZE) - 1))
55 #define GEM_MAX_TX_LEN          ((unsigned int)((1 << GEM_TX_FRMLEN_SIZE) - 1))
56
57 /*
58  * Graceful stop timeouts in us. We should allow up to
59  * 1 frame time (10 Mbits/s, full-duplex, ignoring collisions)
60  */
61 #define MACB_HALT_TIMEOUT       1230
62
63 /* Ring buffer accessors */
64 static unsigned int macb_tx_ring_wrap(unsigned int index)
65 {
66         return index & (TX_RING_SIZE - 1);
67 }
68
69 static struct macb_dma_desc *macb_tx_desc(struct macb_queue *queue,
70                                           unsigned int index)
71 {
72         return &queue->tx_ring[macb_tx_ring_wrap(index)];
73 }
74
75 static struct macb_tx_skb *macb_tx_skb(struct macb_queue *queue,
76                                        unsigned int index)
77 {
78         return &queue->tx_skb[macb_tx_ring_wrap(index)];
79 }
80
81 static dma_addr_t macb_tx_dma(struct macb_queue *queue, unsigned int index)
82 {
83         dma_addr_t offset;
84
85         offset = macb_tx_ring_wrap(index) * sizeof(struct macb_dma_desc);
86
87         return queue->tx_ring_dma + offset;
88 }
89
90 static unsigned int macb_rx_ring_wrap(unsigned int index)
91 {
92         return index & (RX_RING_SIZE - 1);
93 }
94
95 static struct macb_dma_desc *macb_rx_desc(struct macb *bp, unsigned int index)
96 {
97         return &bp->rx_ring[macb_rx_ring_wrap(index)];
98 }
99
100 static void *macb_rx_buffer(struct macb *bp, unsigned int index)
101 {
102         return bp->rx_buffers + bp->rx_buffer_size * macb_rx_ring_wrap(index);
103 }
104
105 static void macb_set_hwaddr(struct macb *bp)
106 {
107         u32 bottom;
108         u16 top;
109
110         bottom = cpu_to_le32(*((u32 *)bp->dev->dev_addr));
111         macb_or_gem_writel(bp, SA1B, bottom);
112         top = cpu_to_le16(*((u16 *)(bp->dev->dev_addr + 4)));
113         macb_or_gem_writel(bp, SA1T, top);
114
115         /* Clear unused address register sets */
116         macb_or_gem_writel(bp, SA2B, 0);
117         macb_or_gem_writel(bp, SA2T, 0);
118         macb_or_gem_writel(bp, SA3B, 0);
119         macb_or_gem_writel(bp, SA3T, 0);
120         macb_or_gem_writel(bp, SA4B, 0);
121         macb_or_gem_writel(bp, SA4T, 0);
122 }
123
124 static void macb_get_hwaddr(struct macb *bp)
125 {
126         struct macb_platform_data *pdata;
127         u32 bottom;
128         u16 top;
129         u8 addr[6];
130         int i;
131
132         pdata = dev_get_platdata(&bp->pdev->dev);
133
134         /* Check all 4 address register for vaild address */
135         for (i = 0; i < 4; i++) {
136                 bottom = macb_or_gem_readl(bp, SA1B + i * 8);
137                 top = macb_or_gem_readl(bp, SA1T + i * 8);
138
139                 if (pdata && pdata->rev_eth_addr) {
140                         addr[5] = bottom & 0xff;
141                         addr[4] = (bottom >> 8) & 0xff;
142                         addr[3] = (bottom >> 16) & 0xff;
143                         addr[2] = (bottom >> 24) & 0xff;
144                         addr[1] = top & 0xff;
145                         addr[0] = (top & 0xff00) >> 8;
146                 } else {
147                         addr[0] = bottom & 0xff;
148                         addr[1] = (bottom >> 8) & 0xff;
149                         addr[2] = (bottom >> 16) & 0xff;
150                         addr[3] = (bottom >> 24) & 0xff;
151                         addr[4] = top & 0xff;
152                         addr[5] = (top >> 8) & 0xff;
153                 }
154
155                 if (is_valid_ether_addr(addr)) {
156                         memcpy(bp->dev->dev_addr, addr, sizeof(addr));
157                         return;
158                 }
159         }
160
161         netdev_info(bp->dev, "invalid hw address, using random\n");
162         eth_hw_addr_random(bp->dev);
163 }
164
165 static int macb_mdio_read(struct mii_bus *bus, int mii_id, int regnum)
166 {
167         struct macb *bp = bus->priv;
168         int value;
169
170         macb_writel(bp, MAN, (MACB_BF(SOF, MACB_MAN_SOF)
171                               | MACB_BF(RW, MACB_MAN_READ)
172                               | MACB_BF(PHYA, mii_id)
173                               | MACB_BF(REGA, regnum)
174                               | MACB_BF(CODE, MACB_MAN_CODE)));
175
176         /* wait for end of transfer */
177         while (!MACB_BFEXT(IDLE, macb_readl(bp, NSR)))
178                 cpu_relax();
179
180         value = MACB_BFEXT(DATA, macb_readl(bp, MAN));
181
182         return value;
183 }
184
185 static int macb_mdio_write(struct mii_bus *bus, int mii_id, int regnum,
186                            u16 value)
187 {
188         struct macb *bp = bus->priv;
189
190         macb_writel(bp, MAN, (MACB_BF(SOF, MACB_MAN_SOF)
191                               | MACB_BF(RW, MACB_MAN_WRITE)
192                               | MACB_BF(PHYA, mii_id)
193                               | MACB_BF(REGA, regnum)
194                               | MACB_BF(CODE, MACB_MAN_CODE)
195                               | MACB_BF(DATA, value)));
196
197         /* wait for end of transfer */
198         while (!MACB_BFEXT(IDLE, macb_readl(bp, NSR)))
199                 cpu_relax();
200
201         return 0;
202 }
203
204 /**
205  * macb_set_tx_clk() - Set a clock to a new frequency
206  * @clk         Pointer to the clock to change
207  * @rate        New frequency in Hz
208  * @dev         Pointer to the struct net_device
209  */
210 static void macb_set_tx_clk(struct clk *clk, int speed, struct net_device *dev)
211 {
212         long ferr, rate, rate_rounded;
213
214         if (!clk)
215                 return;
216
217         switch (speed) {
218         case SPEED_10:
219                 rate = 2500000;
220                 break;
221         case SPEED_100:
222                 rate = 25000000;
223                 break;
224         case SPEED_1000:
225                 rate = 125000000;
226                 break;
227         default:
228                 return;
229         }
230
231         rate_rounded = clk_round_rate(clk, rate);
232         if (rate_rounded < 0)
233                 return;
234
235         /* RGMII allows 50 ppm frequency error. Test and warn if this limit
236          * is not satisfied.
237          */
238         ferr = abs(rate_rounded - rate);
239         ferr = DIV_ROUND_UP(ferr, rate / 100000);
240         if (ferr > 5)
241                 netdev_warn(dev, "unable to generate target frequency: %ld Hz\n",
242                                 rate);
243
244         if (clk_set_rate(clk, rate_rounded))
245                 netdev_err(dev, "adjusting tx_clk failed.\n");
246 }
247
248 static void macb_handle_link_change(struct net_device *dev)
249 {
250         struct macb *bp = netdev_priv(dev);
251         struct phy_device *phydev = bp->phy_dev;
252         unsigned long flags;
253
254         int status_change = 0;
255
256         spin_lock_irqsave(&bp->lock, flags);
257
258         if (phydev->link) {
259                 if ((bp->speed != phydev->speed) ||
260                     (bp->duplex != phydev->duplex)) {
261                         u32 reg;
262
263                         reg = macb_readl(bp, NCFGR);
264                         reg &= ~(MACB_BIT(SPD) | MACB_BIT(FD));
265                         if (macb_is_gem(bp))
266                                 reg &= ~GEM_BIT(GBE);
267
268                         if (phydev->duplex)
269                                 reg |= MACB_BIT(FD);
270                         if (phydev->speed == SPEED_100)
271                                 reg |= MACB_BIT(SPD);
272                         if (phydev->speed == SPEED_1000 &&
273                             bp->caps & MACB_CAPS_GIGABIT_MODE_AVAILABLE)
274                                 reg |= GEM_BIT(GBE);
275
276                         macb_or_gem_writel(bp, NCFGR, reg);
277
278                         bp->speed = phydev->speed;
279                         bp->duplex = phydev->duplex;
280                         status_change = 1;
281                 }
282         }
283
284         if (phydev->link != bp->link) {
285                 if (!phydev->link) {
286                         bp->speed = 0;
287                         bp->duplex = -1;
288                 }
289                 bp->link = phydev->link;
290
291                 status_change = 1;
292         }
293
294         spin_unlock_irqrestore(&bp->lock, flags);
295
296         macb_set_tx_clk(bp->tx_clk, phydev->speed, dev);
297
298         if (status_change) {
299                 if (phydev->link) {
300                         netif_carrier_on(dev);
301                         netdev_info(dev, "link up (%d/%s)\n",
302                                     phydev->speed,
303                                     phydev->duplex == DUPLEX_FULL ?
304                                     "Full" : "Half");
305                 } else {
306                         netif_carrier_off(dev);
307                         netdev_info(dev, "link down\n");
308                 }
309         }
310 }
311
312 /* based on au1000_eth. c*/
313 static int macb_mii_probe(struct net_device *dev)
314 {
315         struct macb *bp = netdev_priv(dev);
316         struct macb_platform_data *pdata;
317         struct phy_device *phydev;
318         int phy_irq;
319         int ret;
320
321         phydev = phy_find_first(bp->mii_bus);
322         if (!phydev) {
323                 netdev_err(dev, "no PHY found\n");
324                 return -ENXIO;
325         }
326
327         pdata = dev_get_platdata(&bp->pdev->dev);
328         if (pdata && gpio_is_valid(pdata->phy_irq_pin)) {
329                 ret = devm_gpio_request(&bp->pdev->dev, pdata->phy_irq_pin, "phy int");
330                 if (!ret) {
331                         phy_irq = gpio_to_irq(pdata->phy_irq_pin);
332                         phydev->irq = (phy_irq < 0) ? PHY_POLL : phy_irq;
333                 }
334         }
335
336         /* attach the mac to the phy */
337         ret = phy_connect_direct(dev, phydev, &macb_handle_link_change,
338                                  bp->phy_interface);
339         if (ret) {
340                 netdev_err(dev, "Could not attach to PHY\n");
341                 return ret;
342         }
343
344         /* mask with MAC supported features */
345         if (macb_is_gem(bp) && bp->caps & MACB_CAPS_GIGABIT_MODE_AVAILABLE)
346                 phydev->supported &= PHY_GBIT_FEATURES;
347         else
348                 phydev->supported &= PHY_BASIC_FEATURES;
349
350         phydev->advertising = phydev->supported;
351
352         bp->link = 0;
353         bp->speed = 0;
354         bp->duplex = -1;
355         bp->phy_dev = phydev;
356
357         return 0;
358 }
359
360 static int macb_mii_init(struct macb *bp)
361 {
362         struct macb_platform_data *pdata;
363         struct device_node *np;
364         int err = -ENXIO, i;
365
366         /* Enable management port */
367         macb_writel(bp, NCR, MACB_BIT(MPE));
368
369         bp->mii_bus = mdiobus_alloc();
370         if (bp->mii_bus == NULL) {
371                 err = -ENOMEM;
372                 goto err_out;
373         }
374
375         bp->mii_bus->name = "MACB_mii_bus";
376         bp->mii_bus->read = &macb_mdio_read;
377         bp->mii_bus->write = &macb_mdio_write;
378         snprintf(bp->mii_bus->id, MII_BUS_ID_SIZE, "%s-%x",
379                 bp->pdev->name, bp->pdev->id);
380         bp->mii_bus->priv = bp;
381         bp->mii_bus->parent = &bp->dev->dev;
382         pdata = dev_get_platdata(&bp->pdev->dev);
383
384         bp->mii_bus->irq = kmalloc(sizeof(int)*PHY_MAX_ADDR, GFP_KERNEL);
385         if (!bp->mii_bus->irq) {
386                 err = -ENOMEM;
387                 goto err_out_free_mdiobus;
388         }
389
390         dev_set_drvdata(&bp->dev->dev, bp->mii_bus);
391
392         np = bp->pdev->dev.of_node;
393         if (np) {
394                 /* try dt phy registration */
395                 err = of_mdiobus_register(bp->mii_bus, np);
396
397                 /* fallback to standard phy registration if no phy were
398                    found during dt phy registration */
399                 if (!err && !phy_find_first(bp->mii_bus)) {
400                         for (i = 0; i < PHY_MAX_ADDR; i++) {
401                                 struct phy_device *phydev;
402
403                                 phydev = mdiobus_scan(bp->mii_bus, i);
404                                 if (IS_ERR(phydev)) {
405                                         err = PTR_ERR(phydev);
406                                         break;
407                                 }
408                         }
409
410                         if (err)
411                                 goto err_out_unregister_bus;
412                 }
413         } else {
414                 for (i = 0; i < PHY_MAX_ADDR; i++)
415                         bp->mii_bus->irq[i] = PHY_POLL;
416
417                 if (pdata)
418                         bp->mii_bus->phy_mask = pdata->phy_mask;
419
420                 err = mdiobus_register(bp->mii_bus);
421         }
422
423         if (err)
424                 goto err_out_free_mdio_irq;
425
426         err = macb_mii_probe(bp->dev);
427         if (err)
428                 goto err_out_unregister_bus;
429
430         return 0;
431
432 err_out_unregister_bus:
433         mdiobus_unregister(bp->mii_bus);
434 err_out_free_mdio_irq:
435         kfree(bp->mii_bus->irq);
436 err_out_free_mdiobus:
437         mdiobus_free(bp->mii_bus);
438 err_out:
439         return err;
440 }
441
442 static void macb_update_stats(struct macb *bp)
443 {
444         u32 __iomem *reg = bp->regs + MACB_PFR;
445         u32 *p = &bp->hw_stats.macb.rx_pause_frames;
446         u32 *end = &bp->hw_stats.macb.tx_pause_frames + 1;
447
448         WARN_ON((unsigned long)(end - p - 1) != (MACB_TPF - MACB_PFR) / 4);
449
450         for(; p < end; p++, reg++)
451                 *p += readl_relaxed(reg);
452 }
453
454 static int macb_halt_tx(struct macb *bp)
455 {
456         unsigned long   halt_time, timeout;
457         u32             status;
458
459         macb_writel(bp, NCR, macb_readl(bp, NCR) | MACB_BIT(THALT));
460
461         timeout = jiffies + usecs_to_jiffies(MACB_HALT_TIMEOUT);
462         do {
463                 halt_time = jiffies;
464                 status = macb_readl(bp, TSR);
465                 if (!(status & MACB_BIT(TGO)))
466                         return 0;
467
468                 usleep_range(10, 250);
469         } while (time_before(halt_time, timeout));
470
471         return -ETIMEDOUT;
472 }
473
474 static void macb_tx_unmap(struct macb *bp, struct macb_tx_skb *tx_skb)
475 {
476         if (tx_skb->mapping) {
477                 if (tx_skb->mapped_as_page)
478                         dma_unmap_page(&bp->pdev->dev, tx_skb->mapping,
479                                        tx_skb->size, DMA_TO_DEVICE);
480                 else
481                         dma_unmap_single(&bp->pdev->dev, tx_skb->mapping,
482                                          tx_skb->size, DMA_TO_DEVICE);
483                 tx_skb->mapping = 0;
484         }
485
486         if (tx_skb->skb) {
487                 dev_kfree_skb_any(tx_skb->skb);
488                 tx_skb->skb = NULL;
489         }
490 }
491
492 static void macb_tx_error_task(struct work_struct *work)
493 {
494         struct macb_queue       *queue = container_of(work, struct macb_queue,
495                                                       tx_error_task);
496         struct macb             *bp = queue->bp;
497         struct macb_tx_skb      *tx_skb;
498         struct macb_dma_desc    *desc;
499         struct sk_buff          *skb;
500         unsigned int            tail;
501         unsigned long           flags;
502
503         netdev_vdbg(bp->dev, "macb_tx_error_task: q = %u, t = %u, h = %u\n",
504                     (unsigned int)(queue - bp->queues),
505                     queue->tx_tail, queue->tx_head);
506
507         /* Prevent the queue IRQ handlers from running: each of them may call
508          * macb_tx_interrupt(), which in turn may call netif_wake_subqueue().
509          * As explained below, we have to halt the transmission before updating
510          * TBQP registers so we call netif_tx_stop_all_queues() to notify the
511          * network engine about the macb/gem being halted.
512          */
513         spin_lock_irqsave(&bp->lock, flags);
514
515         /* Make sure nobody is trying to queue up new packets */
516         netif_tx_stop_all_queues(bp->dev);
517
518         /*
519          * Stop transmission now
520          * (in case we have just queued new packets)
521          * macb/gem must be halted to write TBQP register
522          */
523         if (macb_halt_tx(bp))
524                 /* Just complain for now, reinitializing TX path can be good */
525                 netdev_err(bp->dev, "BUG: halt tx timed out\n");
526
527         /*
528          * Treat frames in TX queue including the ones that caused the error.
529          * Free transmit buffers in upper layer.
530          */
531         for (tail = queue->tx_tail; tail != queue->tx_head; tail++) {
532                 u32     ctrl;
533
534                 desc = macb_tx_desc(queue, tail);
535                 ctrl = desc->ctrl;
536                 tx_skb = macb_tx_skb(queue, tail);
537                 skb = tx_skb->skb;
538
539                 if (ctrl & MACB_BIT(TX_USED)) {
540                         /* skb is set for the last buffer of the frame */
541                         while (!skb) {
542                                 macb_tx_unmap(bp, tx_skb);
543                                 tail++;
544                                 tx_skb = macb_tx_skb(queue, tail);
545                                 skb = tx_skb->skb;
546                         }
547
548                         /* ctrl still refers to the first buffer descriptor
549                          * since it's the only one written back by the hardware
550                          */
551                         if (!(ctrl & MACB_BIT(TX_BUF_EXHAUSTED))) {
552                                 netdev_vdbg(bp->dev, "txerr skb %u (data %p) TX complete\n",
553                                             macb_tx_ring_wrap(tail), skb->data);
554                                 bp->stats.tx_packets++;
555                                 bp->stats.tx_bytes += skb->len;
556                         }
557                 } else {
558                         /*
559                          * "Buffers exhausted mid-frame" errors may only happen
560                          * if the driver is buggy, so complain loudly about those.
561                          * Statistics are updated by hardware.
562                          */
563                         if (ctrl & MACB_BIT(TX_BUF_EXHAUSTED))
564                                 netdev_err(bp->dev,
565                                            "BUG: TX buffers exhausted mid-frame\n");
566
567                         desc->ctrl = ctrl | MACB_BIT(TX_USED);
568                 }
569
570                 macb_tx_unmap(bp, tx_skb);
571         }
572
573         /* Set end of TX queue */
574         desc = macb_tx_desc(queue, 0);
575         desc->addr = 0;
576         desc->ctrl = MACB_BIT(TX_USED);
577
578         /* Make descriptor updates visible to hardware */
579         wmb();
580
581         /* Reinitialize the TX desc queue */
582         queue_writel(queue, TBQP, queue->tx_ring_dma);
583         /* Make TX ring reflect state of hardware */
584         queue->tx_head = 0;
585         queue->tx_tail = 0;
586
587         /* Housework before enabling TX IRQ */
588         macb_writel(bp, TSR, macb_readl(bp, TSR));
589         queue_writel(queue, IER, MACB_TX_INT_FLAGS);
590
591         /* Now we are ready to start transmission again */
592         netif_tx_start_all_queues(bp->dev);
593         macb_writel(bp, NCR, macb_readl(bp, NCR) | MACB_BIT(TSTART));
594
595         spin_unlock_irqrestore(&bp->lock, flags);
596 }
597
598 static void macb_tx_interrupt(struct macb_queue *queue)
599 {
600         unsigned int tail;
601         unsigned int head;
602         u32 status;
603         struct macb *bp = queue->bp;
604         u16 queue_index = queue - bp->queues;
605
606         status = macb_readl(bp, TSR);
607         macb_writel(bp, TSR, status);
608
609         if (bp->caps & MACB_CAPS_ISR_CLEAR_ON_WRITE)
610                 queue_writel(queue, ISR, MACB_BIT(TCOMP));
611
612         netdev_vdbg(bp->dev, "macb_tx_interrupt status = 0x%03lx\n",
613                 (unsigned long)status);
614
615         head = queue->tx_head;
616         for (tail = queue->tx_tail; tail != head; tail++) {
617                 struct macb_tx_skb      *tx_skb;
618                 struct sk_buff          *skb;
619                 struct macb_dma_desc    *desc;
620                 u32                     ctrl;
621
622                 desc = macb_tx_desc(queue, tail);
623
624                 /* Make hw descriptor updates visible to CPU */
625                 rmb();
626
627                 ctrl = desc->ctrl;
628
629                 /* TX_USED bit is only set by hardware on the very first buffer
630                  * descriptor of the transmitted frame.
631                  */
632                 if (!(ctrl & MACB_BIT(TX_USED)))
633                         break;
634
635                 /* Process all buffers of the current transmitted frame */
636                 for (;; tail++) {
637                         tx_skb = macb_tx_skb(queue, tail);
638                         skb = tx_skb->skb;
639
640                         /* First, update TX stats if needed */
641                         if (skb) {
642                                 netdev_vdbg(bp->dev, "skb %u (data %p) TX complete\n",
643                                             macb_tx_ring_wrap(tail), skb->data);
644                                 bp->stats.tx_packets++;
645                                 bp->stats.tx_bytes += skb->len;
646                         }
647
648                         /* Now we can safely release resources */
649                         macb_tx_unmap(bp, tx_skb);
650
651                         /* skb is set only for the last buffer of the frame.
652                          * WARNING: at this point skb has been freed by
653                          * macb_tx_unmap().
654                          */
655                         if (skb)
656                                 break;
657                 }
658         }
659
660         queue->tx_tail = tail;
661         if (__netif_subqueue_stopped(bp->dev, queue_index) &&
662             CIRC_CNT(queue->tx_head, queue->tx_tail,
663                      TX_RING_SIZE) <= MACB_TX_WAKEUP_THRESH)
664                 netif_wake_subqueue(bp->dev, queue_index);
665 }
666
667 static void gem_rx_refill(struct macb *bp)
668 {
669         unsigned int            entry;
670         struct sk_buff          *skb;
671         dma_addr_t              paddr;
672
673         while (CIRC_SPACE(bp->rx_prepared_head, bp->rx_tail, RX_RING_SIZE) > 0) {
674                 entry = macb_rx_ring_wrap(bp->rx_prepared_head);
675
676                 /* Make hw descriptor updates visible to CPU */
677                 rmb();
678
679                 bp->rx_prepared_head++;
680
681                 if (bp->rx_skbuff[entry] == NULL) {
682                         /* allocate sk_buff for this free entry in ring */
683                         skb = netdev_alloc_skb(bp->dev, bp->rx_buffer_size);
684                         if (unlikely(skb == NULL)) {
685                                 netdev_err(bp->dev,
686                                            "Unable to allocate sk_buff\n");
687                                 break;
688                         }
689
690                         /* now fill corresponding descriptor entry */
691                         paddr = dma_map_single(&bp->pdev->dev, skb->data,
692                                                bp->rx_buffer_size, DMA_FROM_DEVICE);
693                         if (dma_mapping_error(&bp->pdev->dev, paddr)) {
694                                 dev_kfree_skb(skb);
695                                 break;
696                         }
697
698                         bp->rx_skbuff[entry] = skb;
699
700                         if (entry == RX_RING_SIZE - 1)
701                                 paddr |= MACB_BIT(RX_WRAP);
702                         bp->rx_ring[entry].addr = paddr;
703                         bp->rx_ring[entry].ctrl = 0;
704
705                         /* properly align Ethernet header */
706                         skb_reserve(skb, NET_IP_ALIGN);
707                 }
708         }
709
710         /* Make descriptor updates visible to hardware */
711         wmb();
712
713         netdev_vdbg(bp->dev, "rx ring: prepared head %d, tail %d\n",
714                    bp->rx_prepared_head, bp->rx_tail);
715 }
716
717 /* Mark DMA descriptors from begin up to and not including end as unused */
718 static void discard_partial_frame(struct macb *bp, unsigned int begin,
719                                   unsigned int end)
720 {
721         unsigned int frag;
722
723         for (frag = begin; frag != end; frag++) {
724                 struct macb_dma_desc *desc = macb_rx_desc(bp, frag);
725                 desc->addr &= ~MACB_BIT(RX_USED);
726         }
727
728         /* Make descriptor updates visible to hardware */
729         wmb();
730
731         /*
732          * When this happens, the hardware stats registers for
733          * whatever caused this is updated, so we don't have to record
734          * anything.
735          */
736 }
737
738 static int gem_rx(struct macb *bp, int budget)
739 {
740         unsigned int            len;
741         unsigned int            entry;
742         struct sk_buff          *skb;
743         struct macb_dma_desc    *desc;
744         int                     count = 0;
745
746         while (count < budget) {
747                 u32 addr, ctrl;
748
749                 entry = macb_rx_ring_wrap(bp->rx_tail);
750                 desc = &bp->rx_ring[entry];
751
752                 /* Make hw descriptor updates visible to CPU */
753                 rmb();
754
755                 addr = desc->addr;
756                 ctrl = desc->ctrl;
757
758                 if (!(addr & MACB_BIT(RX_USED)))
759                         break;
760
761                 bp->rx_tail++;
762                 count++;
763
764                 if (!(ctrl & MACB_BIT(RX_SOF) && ctrl & MACB_BIT(RX_EOF))) {
765                         netdev_err(bp->dev,
766                                    "not whole frame pointed by descriptor\n");
767                         bp->stats.rx_dropped++;
768                         break;
769                 }
770                 skb = bp->rx_skbuff[entry];
771                 if (unlikely(!skb)) {
772                         netdev_err(bp->dev,
773                                    "inconsistent Rx descriptor chain\n");
774                         bp->stats.rx_dropped++;
775                         break;
776                 }
777                 /* now everything is ready for receiving packet */
778                 bp->rx_skbuff[entry] = NULL;
779                 len = MACB_BFEXT(RX_FRMLEN, ctrl);
780
781                 netdev_vdbg(bp->dev, "gem_rx %u (len %u)\n", entry, len);
782
783                 skb_put(skb, len);
784                 addr = MACB_BF(RX_WADDR, MACB_BFEXT(RX_WADDR, addr));
785                 dma_unmap_single(&bp->pdev->dev, addr,
786                                  bp->rx_buffer_size, DMA_FROM_DEVICE);
787
788                 skb->protocol = eth_type_trans(skb, bp->dev);
789                 skb_checksum_none_assert(skb);
790                 if (bp->dev->features & NETIF_F_RXCSUM &&
791                     !(bp->dev->flags & IFF_PROMISC) &&
792                     GEM_BFEXT(RX_CSUM, ctrl) & GEM_RX_CSUM_CHECKED_MASK)
793                         skb->ip_summed = CHECKSUM_UNNECESSARY;
794
795                 bp->stats.rx_packets++;
796                 bp->stats.rx_bytes += skb->len;
797
798 #if defined(DEBUG) && defined(VERBOSE_DEBUG)
799                 netdev_vdbg(bp->dev, "received skb of length %u, csum: %08x\n",
800                             skb->len, skb->csum);
801                 print_hex_dump(KERN_DEBUG, " mac: ", DUMP_PREFIX_ADDRESS, 16, 1,
802                                skb_mac_header(skb), 16, true);
803                 print_hex_dump(KERN_DEBUG, "data: ", DUMP_PREFIX_ADDRESS, 16, 1,
804                                skb->data, 32, true);
805 #endif
806
807                 netif_receive_skb(skb);
808         }
809
810         gem_rx_refill(bp);
811
812         return count;
813 }
814
815 static int macb_rx_frame(struct macb *bp, unsigned int first_frag,
816                          unsigned int last_frag)
817 {
818         unsigned int len;
819         unsigned int frag;
820         unsigned int offset;
821         struct sk_buff *skb;
822         struct macb_dma_desc *desc;
823
824         desc = macb_rx_desc(bp, last_frag);
825         len = MACB_BFEXT(RX_FRMLEN, desc->ctrl);
826
827         netdev_vdbg(bp->dev, "macb_rx_frame frags %u - %u (len %u)\n",
828                 macb_rx_ring_wrap(first_frag),
829                 macb_rx_ring_wrap(last_frag), len);
830
831         /*
832          * The ethernet header starts NET_IP_ALIGN bytes into the
833          * first buffer. Since the header is 14 bytes, this makes the
834          * payload word-aligned.
835          *
836          * Instead of calling skb_reserve(NET_IP_ALIGN), we just copy
837          * the two padding bytes into the skb so that we avoid hitting
838          * the slowpath in memcpy(), and pull them off afterwards.
839          */
840         skb = netdev_alloc_skb(bp->dev, len + NET_IP_ALIGN);
841         if (!skb) {
842                 bp->stats.rx_dropped++;
843                 for (frag = first_frag; ; frag++) {
844                         desc = macb_rx_desc(bp, frag);
845                         desc->addr &= ~MACB_BIT(RX_USED);
846                         if (frag == last_frag)
847                                 break;
848                 }
849
850                 /* Make descriptor updates visible to hardware */
851                 wmb();
852
853                 return 1;
854         }
855
856         offset = 0;
857         len += NET_IP_ALIGN;
858         skb_checksum_none_assert(skb);
859         skb_put(skb, len);
860
861         for (frag = first_frag; ; frag++) {
862                 unsigned int frag_len = bp->rx_buffer_size;
863
864                 if (offset + frag_len > len) {
865                         BUG_ON(frag != last_frag);
866                         frag_len = len - offset;
867                 }
868                 skb_copy_to_linear_data_offset(skb, offset,
869                                 macb_rx_buffer(bp, frag), frag_len);
870                 offset += bp->rx_buffer_size;
871                 desc = macb_rx_desc(bp, frag);
872                 desc->addr &= ~MACB_BIT(RX_USED);
873
874                 if (frag == last_frag)
875                         break;
876         }
877
878         /* Make descriptor updates visible to hardware */
879         wmb();
880
881         __skb_pull(skb, NET_IP_ALIGN);
882         skb->protocol = eth_type_trans(skb, bp->dev);
883
884         bp->stats.rx_packets++;
885         bp->stats.rx_bytes += skb->len;
886         netdev_vdbg(bp->dev, "received skb of length %u, csum: %08x\n",
887                    skb->len, skb->csum);
888         netif_receive_skb(skb);
889
890         return 0;
891 }
892
893 static int macb_rx(struct macb *bp, int budget)
894 {
895         int received = 0;
896         unsigned int tail;
897         int first_frag = -1;
898
899         for (tail = bp->rx_tail; budget > 0; tail++) {
900                 struct macb_dma_desc *desc = macb_rx_desc(bp, tail);
901                 u32 addr, ctrl;
902
903                 /* Make hw descriptor updates visible to CPU */
904                 rmb();
905
906                 addr = desc->addr;
907                 ctrl = desc->ctrl;
908
909                 if (!(addr & MACB_BIT(RX_USED)))
910                         break;
911
912                 if (ctrl & MACB_BIT(RX_SOF)) {
913                         if (first_frag != -1)
914                                 discard_partial_frame(bp, first_frag, tail);
915                         first_frag = tail;
916                 }
917
918                 if (ctrl & MACB_BIT(RX_EOF)) {
919                         int dropped;
920                         BUG_ON(first_frag == -1);
921
922                         dropped = macb_rx_frame(bp, first_frag, tail);
923                         first_frag = -1;
924                         if (!dropped) {
925                                 received++;
926                                 budget--;
927                         }
928                 }
929         }
930
931         if (first_frag != -1)
932                 bp->rx_tail = first_frag;
933         else
934                 bp->rx_tail = tail;
935
936         return received;
937 }
938
939 static int macb_poll(struct napi_struct *napi, int budget)
940 {
941         struct macb *bp = container_of(napi, struct macb, napi);
942         int work_done;
943         u32 status;
944
945         status = macb_readl(bp, RSR);
946         macb_writel(bp, RSR, status);
947
948         work_done = 0;
949
950         netdev_vdbg(bp->dev, "poll: status = %08lx, budget = %d\n",
951                    (unsigned long)status, budget);
952
953         work_done = bp->macbgem_ops.mog_rx(bp, budget);
954         if (work_done < budget) {
955                 napi_complete(napi);
956
957                 /* Packets received while interrupts were disabled */
958                 status = macb_readl(bp, RSR);
959                 if (status) {
960                         if (bp->caps & MACB_CAPS_ISR_CLEAR_ON_WRITE)
961                                 macb_writel(bp, ISR, MACB_BIT(RCOMP));
962                         napi_reschedule(napi);
963                 } else {
964                         macb_writel(bp, IER, MACB_RX_INT_FLAGS);
965                 }
966         }
967
968         /* TODO: Handle errors */
969
970         return work_done;
971 }
972
973 static irqreturn_t macb_interrupt(int irq, void *dev_id)
974 {
975         struct macb_queue *queue = dev_id;
976         struct macb *bp = queue->bp;
977         struct net_device *dev = bp->dev;
978         u32 status;
979
980         status = queue_readl(queue, ISR);
981
982         if (unlikely(!status))
983                 return IRQ_NONE;
984
985         spin_lock(&bp->lock);
986
987         while (status) {
988                 /* close possible race with dev_close */
989                 if (unlikely(!netif_running(dev))) {
990                         queue_writel(queue, IDR, -1);
991                         break;
992                 }
993
994                 netdev_vdbg(bp->dev, "queue = %u, isr = 0x%08lx\n",
995                             (unsigned int)(queue - bp->queues),
996                             (unsigned long)status);
997
998                 if (status & MACB_RX_INT_FLAGS) {
999                         /*
1000                          * There's no point taking any more interrupts
1001                          * until we have processed the buffers. The
1002                          * scheduling call may fail if the poll routine
1003                          * is already scheduled, so disable interrupts
1004                          * now.
1005                          */
1006                         queue_writel(queue, IDR, MACB_RX_INT_FLAGS);
1007                         if (bp->caps & MACB_CAPS_ISR_CLEAR_ON_WRITE)
1008                                 queue_writel(queue, ISR, MACB_BIT(RCOMP));
1009
1010                         if (napi_schedule_prep(&bp->napi)) {
1011                                 netdev_vdbg(bp->dev, "scheduling RX softirq\n");
1012                                 __napi_schedule(&bp->napi);
1013                         }
1014                 }
1015
1016                 if (unlikely(status & (MACB_TX_ERR_FLAGS))) {
1017                         queue_writel(queue, IDR, MACB_TX_INT_FLAGS);
1018                         schedule_work(&queue->tx_error_task);
1019
1020                         if (bp->caps & MACB_CAPS_ISR_CLEAR_ON_WRITE)
1021                                 queue_writel(queue, ISR, MACB_TX_ERR_FLAGS);
1022
1023                         break;
1024                 }
1025
1026                 if (status & MACB_BIT(TCOMP))
1027                         macb_tx_interrupt(queue);
1028
1029                 /*
1030                  * Link change detection isn't possible with RMII, so we'll
1031                  * add that if/when we get our hands on a full-blown MII PHY.
1032                  */
1033
1034                 if (status & MACB_BIT(ISR_ROVR)) {
1035                         /* We missed at least one packet */
1036                         if (macb_is_gem(bp))
1037                                 bp->hw_stats.gem.rx_overruns++;
1038                         else
1039                                 bp->hw_stats.macb.rx_overruns++;
1040
1041                         if (bp->caps & MACB_CAPS_ISR_CLEAR_ON_WRITE)
1042                                 queue_writel(queue, ISR, MACB_BIT(ISR_ROVR));
1043                 }
1044
1045                 if (status & MACB_BIT(HRESP)) {
1046                         /*
1047                          * TODO: Reset the hardware, and maybe move the
1048                          * netdev_err to a lower-priority context as well
1049                          * (work queue?)
1050                          */
1051                         netdev_err(dev, "DMA bus error: HRESP not OK\n");
1052
1053                         if (bp->caps & MACB_CAPS_ISR_CLEAR_ON_WRITE)
1054                                 queue_writel(queue, ISR, MACB_BIT(HRESP));
1055                 }
1056
1057                 status = queue_readl(queue, ISR);
1058         }
1059
1060         spin_unlock(&bp->lock);
1061
1062         return IRQ_HANDLED;
1063 }
1064
1065 #ifdef CONFIG_NET_POLL_CONTROLLER
1066 /*
1067  * Polling receive - used by netconsole and other diagnostic tools
1068  * to allow network i/o with interrupts disabled.
1069  */
1070 static void macb_poll_controller(struct net_device *dev)
1071 {
1072         struct macb *bp = netdev_priv(dev);
1073         struct macb_queue *queue;
1074         unsigned long flags;
1075         unsigned int q;
1076
1077         local_irq_save(flags);
1078         for (q = 0, queue = bp->queues; q < bp->num_queues; ++q, ++queue)
1079                 macb_interrupt(dev->irq, queue);
1080         local_irq_restore(flags);
1081 }
1082 #endif
1083
1084 static inline unsigned int macb_count_tx_descriptors(struct macb *bp,
1085                                                      unsigned int len)
1086 {
1087         return (len + bp->max_tx_length - 1) / bp->max_tx_length;
1088 }
1089
1090 static unsigned int macb_tx_map(struct macb *bp,
1091                                 struct macb_queue *queue,
1092                                 struct sk_buff *skb)
1093 {
1094         dma_addr_t mapping;
1095         unsigned int len, entry, i, tx_head = queue->tx_head;
1096         struct macb_tx_skb *tx_skb = NULL;
1097         struct macb_dma_desc *desc;
1098         unsigned int offset, size, count = 0;
1099         unsigned int f, nr_frags = skb_shinfo(skb)->nr_frags;
1100         unsigned int eof = 1;
1101         u32 ctrl;
1102
1103         /* First, map non-paged data */
1104         len = skb_headlen(skb);
1105         offset = 0;
1106         while (len) {
1107                 size = min(len, bp->max_tx_length);
1108                 entry = macb_tx_ring_wrap(tx_head);
1109                 tx_skb = &queue->tx_skb[entry];
1110
1111                 mapping = dma_map_single(&bp->pdev->dev,
1112                                          skb->data + offset,
1113                                          size, DMA_TO_DEVICE);
1114                 if (dma_mapping_error(&bp->pdev->dev, mapping))
1115                         goto dma_error;
1116
1117                 /* Save info to properly release resources */
1118                 tx_skb->skb = NULL;
1119                 tx_skb->mapping = mapping;
1120                 tx_skb->size = size;
1121                 tx_skb->mapped_as_page = false;
1122
1123                 len -= size;
1124                 offset += size;
1125                 count++;
1126                 tx_head++;
1127         }
1128
1129         /* Then, map paged data from fragments */
1130         for (f = 0; f < nr_frags; f++) {
1131                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[f];
1132
1133                 len = skb_frag_size(frag);
1134                 offset = 0;
1135                 while (len) {
1136                         size = min(len, bp->max_tx_length);
1137                         entry = macb_tx_ring_wrap(tx_head);
1138                         tx_skb = &queue->tx_skb[entry];
1139
1140                         mapping = skb_frag_dma_map(&bp->pdev->dev, frag,
1141                                                    offset, size, DMA_TO_DEVICE);
1142                         if (dma_mapping_error(&bp->pdev->dev, mapping))
1143                                 goto dma_error;
1144
1145                         /* Save info to properly release resources */
1146                         tx_skb->skb = NULL;
1147                         tx_skb->mapping = mapping;
1148                         tx_skb->size = size;
1149                         tx_skb->mapped_as_page = true;
1150
1151                         len -= size;
1152                         offset += size;
1153                         count++;
1154                         tx_head++;
1155                 }
1156         }
1157
1158         /* Should never happen */
1159         if (unlikely(tx_skb == NULL)) {
1160                 netdev_err(bp->dev, "BUG! empty skb!\n");
1161                 return 0;
1162         }
1163
1164         /* This is the last buffer of the frame: save socket buffer */
1165         tx_skb->skb = skb;
1166
1167         /* Update TX ring: update buffer descriptors in reverse order
1168          * to avoid race condition
1169          */
1170
1171         /* Set 'TX_USED' bit in buffer descriptor at tx_head position
1172          * to set the end of TX queue
1173          */
1174         i = tx_head;
1175         entry = macb_tx_ring_wrap(i);
1176         ctrl = MACB_BIT(TX_USED);
1177         desc = &queue->tx_ring[entry];
1178         desc->ctrl = ctrl;
1179
1180         do {
1181                 i--;
1182                 entry = macb_tx_ring_wrap(i);
1183                 tx_skb = &queue->tx_skb[entry];
1184                 desc = &queue->tx_ring[entry];
1185
1186                 ctrl = (u32)tx_skb->size;
1187                 if (eof) {
1188                         ctrl |= MACB_BIT(TX_LAST);
1189                         eof = 0;
1190                 }
1191                 if (unlikely(entry == (TX_RING_SIZE - 1)))
1192                         ctrl |= MACB_BIT(TX_WRAP);
1193
1194                 /* Set TX buffer descriptor */
1195                 desc->addr = tx_skb->mapping;
1196                 /* desc->addr must be visible to hardware before clearing
1197                  * 'TX_USED' bit in desc->ctrl.
1198                  */
1199                 wmb();
1200                 desc->ctrl = ctrl;
1201         } while (i != queue->tx_head);
1202
1203         queue->tx_head = tx_head;
1204
1205         return count;
1206
1207 dma_error:
1208         netdev_err(bp->dev, "TX DMA map failed\n");
1209
1210         for (i = queue->tx_head; i != tx_head; i++) {
1211                 tx_skb = macb_tx_skb(queue, i);
1212
1213                 macb_tx_unmap(bp, tx_skb);
1214         }
1215
1216         return 0;
1217 }
1218
1219 static int macb_start_xmit(struct sk_buff *skb, struct net_device *dev)
1220 {
1221         u16 queue_index = skb_get_queue_mapping(skb);
1222         struct macb *bp = netdev_priv(dev);
1223         struct macb_queue *queue = &bp->queues[queue_index];
1224         unsigned long flags;
1225         unsigned int count, nr_frags, frag_size, f;
1226
1227 #if defined(DEBUG) && defined(VERBOSE_DEBUG)
1228         netdev_vdbg(bp->dev,
1229                    "start_xmit: queue %hu len %u head %p data %p tail %p end %p\n",
1230                    queue_index, skb->len, skb->head, skb->data,
1231                    skb_tail_pointer(skb), skb_end_pointer(skb));
1232         print_hex_dump(KERN_DEBUG, "data: ", DUMP_PREFIX_OFFSET, 16, 1,
1233                        skb->data, 16, true);
1234 #endif
1235
1236         /* Count how many TX buffer descriptors are needed to send this
1237          * socket buffer: skb fragments of jumbo frames may need to be
1238          * splitted into many buffer descriptors.
1239          */
1240         count = macb_count_tx_descriptors(bp, skb_headlen(skb));
1241         nr_frags = skb_shinfo(skb)->nr_frags;
1242         for (f = 0; f < nr_frags; f++) {
1243                 frag_size = skb_frag_size(&skb_shinfo(skb)->frags[f]);
1244                 count += macb_count_tx_descriptors(bp, frag_size);
1245         }
1246
1247         spin_lock_irqsave(&bp->lock, flags);
1248
1249         /* This is a hard error, log it. */
1250         if (CIRC_SPACE(queue->tx_head, queue->tx_tail, TX_RING_SIZE) < count) {
1251                 netif_stop_subqueue(dev, queue_index);
1252                 spin_unlock_irqrestore(&bp->lock, flags);
1253                 netdev_dbg(bp->dev, "tx_head = %u, tx_tail = %u\n",
1254                            queue->tx_head, queue->tx_tail);
1255                 return NETDEV_TX_BUSY;
1256         }
1257
1258         /* Map socket buffer for DMA transfer */
1259         if (!macb_tx_map(bp, queue, skb)) {
1260                 dev_kfree_skb_any(skb);
1261                 goto unlock;
1262         }
1263
1264         /* Make newly initialized descriptor visible to hardware */
1265         wmb();
1266
1267         skb_tx_timestamp(skb);
1268
1269         macb_writel(bp, NCR, macb_readl(bp, NCR) | MACB_BIT(TSTART));
1270
1271         if (CIRC_SPACE(queue->tx_head, queue->tx_tail, TX_RING_SIZE) < 1)
1272                 netif_stop_subqueue(dev, queue_index);
1273
1274 unlock:
1275         spin_unlock_irqrestore(&bp->lock, flags);
1276
1277         return NETDEV_TX_OK;
1278 }
1279
1280 static void macb_init_rx_buffer_size(struct macb *bp, size_t size)
1281 {
1282         if (!macb_is_gem(bp)) {
1283                 bp->rx_buffer_size = MACB_RX_BUFFER_SIZE;
1284         } else {
1285                 bp->rx_buffer_size = size;
1286
1287                 if (bp->rx_buffer_size % RX_BUFFER_MULTIPLE) {
1288                         netdev_dbg(bp->dev,
1289                                     "RX buffer must be multiple of %d bytes, expanding\n",
1290                                     RX_BUFFER_MULTIPLE);
1291                         bp->rx_buffer_size =
1292                                 roundup(bp->rx_buffer_size, RX_BUFFER_MULTIPLE);
1293                 }
1294         }
1295
1296         netdev_dbg(bp->dev, "mtu [%u] rx_buffer_size [%Zu]\n",
1297                    bp->dev->mtu, bp->rx_buffer_size);
1298 }
1299
1300 static void gem_free_rx_buffers(struct macb *bp)
1301 {
1302         struct sk_buff          *skb;
1303         struct macb_dma_desc    *desc;
1304         dma_addr_t              addr;
1305         int i;
1306
1307         if (!bp->rx_skbuff)
1308                 return;
1309
1310         for (i = 0; i < RX_RING_SIZE; i++) {
1311                 skb = bp->rx_skbuff[i];
1312
1313                 if (skb == NULL)
1314                         continue;
1315
1316                 desc = &bp->rx_ring[i];
1317                 addr = MACB_BF(RX_WADDR, MACB_BFEXT(RX_WADDR, desc->addr));
1318                 dma_unmap_single(&bp->pdev->dev, addr, bp->rx_buffer_size,
1319                                  DMA_FROM_DEVICE);
1320                 dev_kfree_skb_any(skb);
1321                 skb = NULL;
1322         }
1323
1324         kfree(bp->rx_skbuff);
1325         bp->rx_skbuff = NULL;
1326 }
1327
1328 static void macb_free_rx_buffers(struct macb *bp)
1329 {
1330         if (bp->rx_buffers) {
1331                 dma_free_coherent(&bp->pdev->dev,
1332                                   RX_RING_SIZE * bp->rx_buffer_size,
1333                                   bp->rx_buffers, bp->rx_buffers_dma);
1334                 bp->rx_buffers = NULL;
1335         }
1336 }
1337
1338 static void macb_free_consistent(struct macb *bp)
1339 {
1340         struct macb_queue *queue;
1341         unsigned int q;
1342
1343         bp->macbgem_ops.mog_free_rx_buffers(bp);
1344         if (bp->rx_ring) {
1345                 dma_free_coherent(&bp->pdev->dev, RX_RING_BYTES,
1346                                   bp->rx_ring, bp->rx_ring_dma);
1347                 bp->rx_ring = NULL;
1348         }
1349
1350         for (q = 0, queue = bp->queues; q < bp->num_queues; ++q, ++queue) {
1351                 kfree(queue->tx_skb);
1352                 queue->tx_skb = NULL;
1353                 if (queue->tx_ring) {
1354                         dma_free_coherent(&bp->pdev->dev, TX_RING_BYTES,
1355                                           queue->tx_ring, queue->tx_ring_dma);
1356                         queue->tx_ring = NULL;
1357                 }
1358         }
1359 }
1360
1361 static int gem_alloc_rx_buffers(struct macb *bp)
1362 {
1363         int size;
1364
1365         size = RX_RING_SIZE * sizeof(struct sk_buff *);
1366         bp->rx_skbuff = kzalloc(size, GFP_KERNEL);
1367         if (!bp->rx_skbuff)
1368                 return -ENOMEM;
1369         else
1370                 netdev_dbg(bp->dev,
1371                            "Allocated %d RX struct sk_buff entries at %p\n",
1372                            RX_RING_SIZE, bp->rx_skbuff);
1373         return 0;
1374 }
1375
1376 static int macb_alloc_rx_buffers(struct macb *bp)
1377 {
1378         int size;
1379
1380         size = RX_RING_SIZE * bp->rx_buffer_size;
1381         bp->rx_buffers = dma_alloc_coherent(&bp->pdev->dev, size,
1382                                             &bp->rx_buffers_dma, GFP_KERNEL);
1383         if (!bp->rx_buffers)
1384                 return -ENOMEM;
1385         else
1386                 netdev_dbg(bp->dev,
1387                            "Allocated RX buffers of %d bytes at %08lx (mapped %p)\n",
1388                            size, (unsigned long)bp->rx_buffers_dma, bp->rx_buffers);
1389         return 0;
1390 }
1391
1392 static int macb_alloc_consistent(struct macb *bp)
1393 {
1394         struct macb_queue *queue;
1395         unsigned int q;
1396         int size;
1397
1398         for (q = 0, queue = bp->queues; q < bp->num_queues; ++q, ++queue) {
1399                 size = TX_RING_BYTES;
1400                 queue->tx_ring = dma_alloc_coherent(&bp->pdev->dev, size,
1401                                                     &queue->tx_ring_dma,
1402                                                     GFP_KERNEL);
1403                 if (!queue->tx_ring)
1404                         goto out_err;
1405                 netdev_dbg(bp->dev,
1406                            "Allocated TX ring for queue %u of %d bytes at %08lx (mapped %p)\n",
1407                            q, size, (unsigned long)queue->tx_ring_dma,
1408                            queue->tx_ring);
1409
1410                 size = TX_RING_SIZE * sizeof(struct macb_tx_skb);
1411                 queue->tx_skb = kmalloc(size, GFP_KERNEL);
1412                 if (!queue->tx_skb)
1413                         goto out_err;
1414         }
1415
1416         size = RX_RING_BYTES;
1417         bp->rx_ring = dma_alloc_coherent(&bp->pdev->dev, size,
1418                                          &bp->rx_ring_dma, GFP_KERNEL);
1419         if (!bp->rx_ring)
1420                 goto out_err;
1421         netdev_dbg(bp->dev,
1422                    "Allocated RX ring of %d bytes at %08lx (mapped %p)\n",
1423                    size, (unsigned long)bp->rx_ring_dma, bp->rx_ring);
1424
1425         if (bp->macbgem_ops.mog_alloc_rx_buffers(bp))
1426                 goto out_err;
1427
1428         return 0;
1429
1430 out_err:
1431         macb_free_consistent(bp);
1432         return -ENOMEM;
1433 }
1434
1435 static void gem_init_rings(struct macb *bp)
1436 {
1437         struct macb_queue *queue;
1438         unsigned int q;
1439         int i;
1440
1441         for (q = 0, queue = bp->queues; q < bp->num_queues; ++q, ++queue) {
1442                 for (i = 0; i < TX_RING_SIZE; i++) {
1443                         queue->tx_ring[i].addr = 0;
1444                         queue->tx_ring[i].ctrl = MACB_BIT(TX_USED);
1445                 }
1446                 queue->tx_ring[TX_RING_SIZE - 1].ctrl |= MACB_BIT(TX_WRAP);
1447                 queue->tx_head = 0;
1448                 queue->tx_tail = 0;
1449         }
1450
1451         bp->rx_tail = 0;
1452         bp->rx_prepared_head = 0;
1453
1454         gem_rx_refill(bp);
1455 }
1456
1457 static void macb_init_rings(struct macb *bp)
1458 {
1459         int i;
1460         dma_addr_t addr;
1461
1462         addr = bp->rx_buffers_dma;
1463         for (i = 0; i < RX_RING_SIZE; i++) {
1464                 bp->rx_ring[i].addr = addr;
1465                 bp->rx_ring[i].ctrl = 0;
1466                 addr += bp->rx_buffer_size;
1467         }
1468         bp->rx_ring[RX_RING_SIZE - 1].addr |= MACB_BIT(RX_WRAP);
1469
1470         for (i = 0; i < TX_RING_SIZE; i++) {
1471                 bp->queues[0].tx_ring[i].addr = 0;
1472                 bp->queues[0].tx_ring[i].ctrl = MACB_BIT(TX_USED);
1473                 bp->queues[0].tx_head = 0;
1474                 bp->queues[0].tx_tail = 0;
1475         }
1476         bp->queues[0].tx_ring[TX_RING_SIZE - 1].ctrl |= MACB_BIT(TX_WRAP);
1477
1478         bp->rx_tail = 0;
1479 }
1480
1481 static void macb_reset_hw(struct macb *bp)
1482 {
1483         struct macb_queue *queue;
1484         unsigned int q;
1485
1486         /*
1487          * Disable RX and TX (XXX: Should we halt the transmission
1488          * more gracefully?)
1489          */
1490         macb_writel(bp, NCR, 0);
1491
1492         /* Clear the stats registers (XXX: Update stats first?) */
1493         macb_writel(bp, NCR, MACB_BIT(CLRSTAT));
1494
1495         /* Clear all status flags */
1496         macb_writel(bp, TSR, -1);
1497         macb_writel(bp, RSR, -1);
1498
1499         /* Disable all interrupts */
1500         for (q = 0, queue = bp->queues; q < bp->num_queues; ++q, ++queue) {
1501                 queue_writel(queue, IDR, -1);
1502                 queue_readl(queue, ISR);
1503         }
1504 }
1505
1506 static u32 gem_mdc_clk_div(struct macb *bp)
1507 {
1508         u32 config;
1509         unsigned long pclk_hz = clk_get_rate(bp->pclk);
1510
1511         if (pclk_hz <= 20000000)
1512                 config = GEM_BF(CLK, GEM_CLK_DIV8);
1513         else if (pclk_hz <= 40000000)
1514                 config = GEM_BF(CLK, GEM_CLK_DIV16);
1515         else if (pclk_hz <= 80000000)
1516                 config = GEM_BF(CLK, GEM_CLK_DIV32);
1517         else if (pclk_hz <= 120000000)
1518                 config = GEM_BF(CLK, GEM_CLK_DIV48);
1519         else if (pclk_hz <= 160000000)
1520                 config = GEM_BF(CLK, GEM_CLK_DIV64);
1521         else
1522                 config = GEM_BF(CLK, GEM_CLK_DIV96);
1523
1524         return config;
1525 }
1526
1527 static u32 macb_mdc_clk_div(struct macb *bp)
1528 {
1529         u32 config;
1530         unsigned long pclk_hz;
1531
1532         if (macb_is_gem(bp))
1533                 return gem_mdc_clk_div(bp);
1534
1535         pclk_hz = clk_get_rate(bp->pclk);
1536         if (pclk_hz <= 20000000)
1537                 config = MACB_BF(CLK, MACB_CLK_DIV8);
1538         else if (pclk_hz <= 40000000)
1539                 config = MACB_BF(CLK, MACB_CLK_DIV16);
1540         else if (pclk_hz <= 80000000)
1541                 config = MACB_BF(CLK, MACB_CLK_DIV32);
1542         else
1543                 config = MACB_BF(CLK, MACB_CLK_DIV64);
1544
1545         return config;
1546 }
1547
1548 /*
1549  * Get the DMA bus width field of the network configuration register that we
1550  * should program.  We find the width from decoding the design configuration
1551  * register to find the maximum supported data bus width.
1552  */
1553 static u32 macb_dbw(struct macb *bp)
1554 {
1555         if (!macb_is_gem(bp))
1556                 return 0;
1557
1558         switch (GEM_BFEXT(DBWDEF, gem_readl(bp, DCFG1))) {
1559         case 4:
1560                 return GEM_BF(DBW, GEM_DBW128);
1561         case 2:
1562                 return GEM_BF(DBW, GEM_DBW64);
1563         case 1:
1564         default:
1565                 return GEM_BF(DBW, GEM_DBW32);
1566         }
1567 }
1568
1569 /*
1570  * Configure the receive DMA engine
1571  * - use the correct receive buffer size
1572  * - set best burst length for DMA operations
1573  *   (if not supported by FIFO, it will fallback to default)
1574  * - set both rx/tx packet buffers to full memory size
1575  * These are configurable parameters for GEM.
1576  */
1577 static void macb_configure_dma(struct macb *bp)
1578 {
1579         u32 dmacfg;
1580         u32 tmp, ncr;
1581
1582         if (macb_is_gem(bp)) {
1583                 dmacfg = gem_readl(bp, DMACFG) & ~GEM_BF(RXBS, -1L);
1584                 dmacfg |= GEM_BF(RXBS, bp->rx_buffer_size / RX_BUFFER_MULTIPLE);
1585                 if (bp->dma_burst_length)
1586                         dmacfg = GEM_BFINS(FBLDO, bp->dma_burst_length, dmacfg);
1587                 dmacfg |= GEM_BIT(TXPBMS) | GEM_BF(RXBMS, -1L);
1588                 dmacfg &= ~GEM_BIT(ENDIA_PKT);
1589
1590                 /* Find the CPU endianness by using the loopback bit of net_ctrl
1591                  * register. save it first. When the CPU is in big endian we
1592                  * need to program swaped mode for management descriptor access.
1593                  */
1594                 ncr = macb_readl(bp, NCR);
1595                 __raw_writel(MACB_BIT(LLB), bp->regs + MACB_NCR);
1596                 tmp =  __raw_readl(bp->regs + MACB_NCR);
1597
1598                 if (tmp == MACB_BIT(LLB))
1599                         dmacfg &= ~GEM_BIT(ENDIA_DESC);
1600                 else
1601                         dmacfg |= GEM_BIT(ENDIA_DESC); /* CPU in big endian */
1602
1603                 /* Restore net_ctrl */
1604                 macb_writel(bp, NCR, ncr);
1605
1606                 if (bp->dev->features & NETIF_F_HW_CSUM)
1607                         dmacfg |= GEM_BIT(TXCOEN);
1608                 else
1609                         dmacfg &= ~GEM_BIT(TXCOEN);
1610                 netdev_dbg(bp->dev, "Cadence configure DMA with 0x%08x\n",
1611                            dmacfg);
1612                 gem_writel(bp, DMACFG, dmacfg);
1613         }
1614 }
1615
1616 static void macb_init_hw(struct macb *bp)
1617 {
1618         struct macb_queue *queue;
1619         unsigned int q;
1620
1621         u32 config;
1622
1623         macb_reset_hw(bp);
1624         macb_set_hwaddr(bp);
1625
1626         config = macb_mdc_clk_div(bp);
1627         config |= MACB_BF(RBOF, NET_IP_ALIGN);  /* Make eth data aligned */
1628         config |= MACB_BIT(PAE);                /* PAuse Enable */
1629         config |= MACB_BIT(DRFCS);              /* Discard Rx FCS */
1630         config |= MACB_BIT(BIG);                /* Receive oversized frames */
1631         if (bp->dev->flags & IFF_PROMISC)
1632                 config |= MACB_BIT(CAF);        /* Copy All Frames */
1633         else if (macb_is_gem(bp) && bp->dev->features & NETIF_F_RXCSUM)
1634                 config |= GEM_BIT(RXCOEN);
1635         if (!(bp->dev->flags & IFF_BROADCAST))
1636                 config |= MACB_BIT(NBC);        /* No BroadCast */
1637         config |= macb_dbw(bp);
1638         macb_writel(bp, NCFGR, config);
1639         bp->speed = SPEED_10;
1640         bp->duplex = DUPLEX_HALF;
1641
1642         macb_configure_dma(bp);
1643
1644         /* Initialize TX and RX buffers */
1645         macb_writel(bp, RBQP, bp->rx_ring_dma);
1646         for (q = 0, queue = bp->queues; q < bp->num_queues; ++q, ++queue) {
1647                 queue_writel(queue, TBQP, queue->tx_ring_dma);
1648
1649                 /* Enable interrupts */
1650                 queue_writel(queue, IER,
1651                              MACB_RX_INT_FLAGS |
1652                              MACB_TX_INT_FLAGS |
1653                              MACB_BIT(HRESP));
1654         }
1655
1656         /* Enable TX and RX */
1657         macb_writel(bp, NCR, MACB_BIT(RE) | MACB_BIT(TE) | MACB_BIT(MPE));
1658 }
1659
1660 /*
1661  * The hash address register is 64 bits long and takes up two
1662  * locations in the memory map.  The least significant bits are stored
1663  * in EMAC_HSL and the most significant bits in EMAC_HSH.
1664  *
1665  * The unicast hash enable and the multicast hash enable bits in the
1666  * network configuration register enable the reception of hash matched
1667  * frames. The destination address is reduced to a 6 bit index into
1668  * the 64 bit hash register using the following hash function.  The
1669  * hash function is an exclusive or of every sixth bit of the
1670  * destination address.
1671  *
1672  * hi[5] = da[5] ^ da[11] ^ da[17] ^ da[23] ^ da[29] ^ da[35] ^ da[41] ^ da[47]
1673  * hi[4] = da[4] ^ da[10] ^ da[16] ^ da[22] ^ da[28] ^ da[34] ^ da[40] ^ da[46]
1674  * hi[3] = da[3] ^ da[09] ^ da[15] ^ da[21] ^ da[27] ^ da[33] ^ da[39] ^ da[45]
1675  * hi[2] = da[2] ^ da[08] ^ da[14] ^ da[20] ^ da[26] ^ da[32] ^ da[38] ^ da[44]
1676  * hi[1] = da[1] ^ da[07] ^ da[13] ^ da[19] ^ da[25] ^ da[31] ^ da[37] ^ da[43]
1677  * hi[0] = da[0] ^ da[06] ^ da[12] ^ da[18] ^ da[24] ^ da[30] ^ da[36] ^ da[42]
1678  *
1679  * da[0] represents the least significant bit of the first byte
1680  * received, that is, the multicast/unicast indicator, and da[47]
1681  * represents the most significant bit of the last byte received.  If
1682  * the hash index, hi[n], points to a bit that is set in the hash
1683  * register then the frame will be matched according to whether the
1684  * frame is multicast or unicast.  A multicast match will be signalled
1685  * if the multicast hash enable bit is set, da[0] is 1 and the hash
1686  * index points to a bit set in the hash register.  A unicast match
1687  * will be signalled if the unicast hash enable bit is set, da[0] is 0
1688  * and the hash index points to a bit set in the hash register.  To
1689  * receive all multicast frames, the hash register should be set with
1690  * all ones and the multicast hash enable bit should be set in the
1691  * network configuration register.
1692  */
1693
1694 static inline int hash_bit_value(int bitnr, __u8 *addr)
1695 {
1696         if (addr[bitnr / 8] & (1 << (bitnr % 8)))
1697                 return 1;
1698         return 0;
1699 }
1700
1701 /*
1702  * Return the hash index value for the specified address.
1703  */
1704 static int hash_get_index(__u8 *addr)
1705 {
1706         int i, j, bitval;
1707         int hash_index = 0;
1708
1709         for (j = 0; j < 6; j++) {
1710                 for (i = 0, bitval = 0; i < 8; i++)
1711                         bitval ^= hash_bit_value(i * 6 + j, addr);
1712
1713                 hash_index |= (bitval << j);
1714         }
1715
1716         return hash_index;
1717 }
1718
1719 /*
1720  * Add multicast addresses to the internal multicast-hash table.
1721  */
1722 static void macb_sethashtable(struct net_device *dev)
1723 {
1724         struct netdev_hw_addr *ha;
1725         unsigned long mc_filter[2];
1726         unsigned int bitnr;
1727         struct macb *bp = netdev_priv(dev);
1728
1729         mc_filter[0] = mc_filter[1] = 0;
1730
1731         netdev_for_each_mc_addr(ha, dev) {
1732                 bitnr = hash_get_index(ha->addr);
1733                 mc_filter[bitnr >> 5] |= 1 << (bitnr & 31);
1734         }
1735
1736         macb_or_gem_writel(bp, HRB, mc_filter[0]);
1737         macb_or_gem_writel(bp, HRT, mc_filter[1]);
1738 }
1739
1740 /*
1741  * Enable/Disable promiscuous and multicast modes.
1742  */
1743 static void macb_set_rx_mode(struct net_device *dev)
1744 {
1745         unsigned long cfg;
1746         struct macb *bp = netdev_priv(dev);
1747
1748         cfg = macb_readl(bp, NCFGR);
1749
1750         if (dev->flags & IFF_PROMISC) {
1751                 /* Enable promiscuous mode */
1752                 cfg |= MACB_BIT(CAF);
1753
1754                 /* Disable RX checksum offload */
1755                 if (macb_is_gem(bp))
1756                         cfg &= ~GEM_BIT(RXCOEN);
1757         } else {
1758                 /* Disable promiscuous mode */
1759                 cfg &= ~MACB_BIT(CAF);
1760
1761                 /* Enable RX checksum offload only if requested */
1762                 if (macb_is_gem(bp) && dev->features & NETIF_F_RXCSUM)
1763                         cfg |= GEM_BIT(RXCOEN);
1764         }
1765
1766         if (dev->flags & IFF_ALLMULTI) {
1767                 /* Enable all multicast mode */
1768                 macb_or_gem_writel(bp, HRB, -1);
1769                 macb_or_gem_writel(bp, HRT, -1);
1770                 cfg |= MACB_BIT(NCFGR_MTI);
1771         } else if (!netdev_mc_empty(dev)) {
1772                 /* Enable specific multicasts */
1773                 macb_sethashtable(dev);
1774                 cfg |= MACB_BIT(NCFGR_MTI);
1775         } else if (dev->flags & (~IFF_ALLMULTI)) {
1776                 /* Disable all multicast mode */
1777                 macb_or_gem_writel(bp, HRB, 0);
1778                 macb_or_gem_writel(bp, HRT, 0);
1779                 cfg &= ~MACB_BIT(NCFGR_MTI);
1780         }
1781
1782         macb_writel(bp, NCFGR, cfg);
1783 }
1784
1785 static int macb_open(struct net_device *dev)
1786 {
1787         struct macb *bp = netdev_priv(dev);
1788         size_t bufsz = dev->mtu + ETH_HLEN + ETH_FCS_LEN + NET_IP_ALIGN;
1789         int err;
1790
1791         netdev_dbg(bp->dev, "open\n");
1792
1793         /* carrier starts down */
1794         netif_carrier_off(dev);
1795
1796         /* if the phy is not yet register, retry later*/
1797         if (!bp->phy_dev)
1798                 return -EAGAIN;
1799
1800         /* RX buffers initialization */
1801         macb_init_rx_buffer_size(bp, bufsz);
1802
1803         err = macb_alloc_consistent(bp);
1804         if (err) {
1805                 netdev_err(dev, "Unable to allocate DMA memory (error %d)\n",
1806                            err);
1807                 return err;
1808         }
1809
1810         napi_enable(&bp->napi);
1811
1812         bp->macbgem_ops.mog_init_rings(bp);
1813         macb_init_hw(bp);
1814
1815         /* schedule a link state check */
1816         phy_start(bp->phy_dev);
1817
1818         netif_tx_start_all_queues(dev);
1819
1820         return 0;
1821 }
1822
1823 static int macb_close(struct net_device *dev)
1824 {
1825         struct macb *bp = netdev_priv(dev);
1826         unsigned long flags;
1827
1828         netif_tx_stop_all_queues(dev);
1829         napi_disable(&bp->napi);
1830
1831         if (bp->phy_dev)
1832                 phy_stop(bp->phy_dev);
1833
1834         spin_lock_irqsave(&bp->lock, flags);
1835         macb_reset_hw(bp);
1836         netif_carrier_off(dev);
1837         spin_unlock_irqrestore(&bp->lock, flags);
1838
1839         macb_free_consistent(bp);
1840
1841         return 0;
1842 }
1843
1844 static void gem_update_stats(struct macb *bp)
1845 {
1846         int i;
1847         u32 *p = &bp->hw_stats.gem.tx_octets_31_0;
1848
1849         for (i = 0; i < GEM_STATS_LEN; ++i, ++p) {
1850                 u32 offset = gem_statistics[i].offset;
1851                 u64 val = readl_relaxed(bp->regs + offset);
1852
1853                 bp->ethtool_stats[i] += val;
1854                 *p += val;
1855
1856                 if (offset == GEM_OCTTXL || offset == GEM_OCTRXL) {
1857                         /* Add GEM_OCTTXH, GEM_OCTRXH */
1858                         val = readl_relaxed(bp->regs + offset + 4);
1859                         bp->ethtool_stats[i] += ((u64)val) << 32;
1860                         *(++p) += val;
1861                 }
1862         }
1863 }
1864
1865 static struct net_device_stats *gem_get_stats(struct macb *bp)
1866 {
1867         struct gem_stats *hwstat = &bp->hw_stats.gem;
1868         struct net_device_stats *nstat = &bp->stats;
1869
1870         gem_update_stats(bp);
1871
1872         nstat->rx_errors = (hwstat->rx_frame_check_sequence_errors +
1873                             hwstat->rx_alignment_errors +
1874                             hwstat->rx_resource_errors +
1875                             hwstat->rx_overruns +
1876                             hwstat->rx_oversize_frames +
1877                             hwstat->rx_jabbers +
1878                             hwstat->rx_undersized_frames +
1879                             hwstat->rx_length_field_frame_errors);
1880         nstat->tx_errors = (hwstat->tx_late_collisions +
1881                             hwstat->tx_excessive_collisions +
1882                             hwstat->tx_underrun +
1883                             hwstat->tx_carrier_sense_errors);
1884         nstat->multicast = hwstat->rx_multicast_frames;
1885         nstat->collisions = (hwstat->tx_single_collision_frames +
1886                              hwstat->tx_multiple_collision_frames +
1887                              hwstat->tx_excessive_collisions);
1888         nstat->rx_length_errors = (hwstat->rx_oversize_frames +
1889                                    hwstat->rx_jabbers +
1890                                    hwstat->rx_undersized_frames +
1891                                    hwstat->rx_length_field_frame_errors);
1892         nstat->rx_over_errors = hwstat->rx_resource_errors;
1893         nstat->rx_crc_errors = hwstat->rx_frame_check_sequence_errors;
1894         nstat->rx_frame_errors = hwstat->rx_alignment_errors;
1895         nstat->rx_fifo_errors = hwstat->rx_overruns;
1896         nstat->tx_aborted_errors = hwstat->tx_excessive_collisions;
1897         nstat->tx_carrier_errors = hwstat->tx_carrier_sense_errors;
1898         nstat->tx_fifo_errors = hwstat->tx_underrun;
1899
1900         return nstat;
1901 }
1902
1903 static void gem_get_ethtool_stats(struct net_device *dev,
1904                                   struct ethtool_stats *stats, u64 *data)
1905 {
1906         struct macb *bp;
1907
1908         bp = netdev_priv(dev);
1909         gem_update_stats(bp);
1910         memcpy(data, &bp->ethtool_stats, sizeof(u64) * GEM_STATS_LEN);
1911 }
1912
1913 static int gem_get_sset_count(struct net_device *dev, int sset)
1914 {
1915         switch (sset) {
1916         case ETH_SS_STATS:
1917                 return GEM_STATS_LEN;
1918         default:
1919                 return -EOPNOTSUPP;
1920         }
1921 }
1922
1923 static void gem_get_ethtool_strings(struct net_device *dev, u32 sset, u8 *p)
1924 {
1925         int i;
1926
1927         switch (sset) {
1928         case ETH_SS_STATS:
1929                 for (i = 0; i < GEM_STATS_LEN; i++, p += ETH_GSTRING_LEN)
1930                         memcpy(p, gem_statistics[i].stat_string,
1931                                ETH_GSTRING_LEN);
1932                 break;
1933         }
1934 }
1935
1936 static struct net_device_stats *macb_get_stats(struct net_device *dev)
1937 {
1938         struct macb *bp = netdev_priv(dev);
1939         struct net_device_stats *nstat = &bp->stats;
1940         struct macb_stats *hwstat = &bp->hw_stats.macb;
1941
1942         if (macb_is_gem(bp))
1943                 return gem_get_stats(bp);
1944
1945         /* read stats from hardware */
1946         macb_update_stats(bp);
1947
1948         /* Convert HW stats into netdevice stats */
1949         nstat->rx_errors = (hwstat->rx_fcs_errors +
1950                             hwstat->rx_align_errors +
1951                             hwstat->rx_resource_errors +
1952                             hwstat->rx_overruns +
1953                             hwstat->rx_oversize_pkts +
1954                             hwstat->rx_jabbers +
1955                             hwstat->rx_undersize_pkts +
1956                             hwstat->sqe_test_errors +
1957                             hwstat->rx_length_mismatch);
1958         nstat->tx_errors = (hwstat->tx_late_cols +
1959                             hwstat->tx_excessive_cols +
1960                             hwstat->tx_underruns +
1961                             hwstat->tx_carrier_errors);
1962         nstat->collisions = (hwstat->tx_single_cols +
1963                              hwstat->tx_multiple_cols +
1964                              hwstat->tx_excessive_cols);
1965         nstat->rx_length_errors = (hwstat->rx_oversize_pkts +
1966                                    hwstat->rx_jabbers +
1967                                    hwstat->rx_undersize_pkts +
1968                                    hwstat->rx_length_mismatch);
1969         nstat->rx_over_errors = hwstat->rx_resource_errors +
1970                                    hwstat->rx_overruns;
1971         nstat->rx_crc_errors = hwstat->rx_fcs_errors;
1972         nstat->rx_frame_errors = hwstat->rx_align_errors;
1973         nstat->rx_fifo_errors = hwstat->rx_overruns;
1974         /* XXX: What does "missed" mean? */
1975         nstat->tx_aborted_errors = hwstat->tx_excessive_cols;
1976         nstat->tx_carrier_errors = hwstat->tx_carrier_errors;
1977         nstat->tx_fifo_errors = hwstat->tx_underruns;
1978         /* Don't know about heartbeat or window errors... */
1979
1980         return nstat;
1981 }
1982
1983 static int macb_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1984 {
1985         struct macb *bp = netdev_priv(dev);
1986         struct phy_device *phydev = bp->phy_dev;
1987
1988         if (!phydev)
1989                 return -ENODEV;
1990
1991         return phy_ethtool_gset(phydev, cmd);
1992 }
1993
1994 static int macb_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1995 {
1996         struct macb *bp = netdev_priv(dev);
1997         struct phy_device *phydev = bp->phy_dev;
1998
1999         if (!phydev)
2000                 return -ENODEV;
2001
2002         return phy_ethtool_sset(phydev, cmd);
2003 }
2004
2005 static int macb_get_regs_len(struct net_device *netdev)
2006 {
2007         return MACB_GREGS_NBR * sizeof(u32);
2008 }
2009
2010 static void macb_get_regs(struct net_device *dev, struct ethtool_regs *regs,
2011                           void *p)
2012 {
2013         struct macb *bp = netdev_priv(dev);
2014         unsigned int tail, head;
2015         u32 *regs_buff = p;
2016
2017         regs->version = (macb_readl(bp, MID) & ((1 << MACB_REV_SIZE) - 1))
2018                         | MACB_GREGS_VERSION;
2019
2020         tail = macb_tx_ring_wrap(bp->queues[0].tx_tail);
2021         head = macb_tx_ring_wrap(bp->queues[0].tx_head);
2022
2023         regs_buff[0]  = macb_readl(bp, NCR);
2024         regs_buff[1]  = macb_or_gem_readl(bp, NCFGR);
2025         regs_buff[2]  = macb_readl(bp, NSR);
2026         regs_buff[3]  = macb_readl(bp, TSR);
2027         regs_buff[4]  = macb_readl(bp, RBQP);
2028         regs_buff[5]  = macb_readl(bp, TBQP);
2029         regs_buff[6]  = macb_readl(bp, RSR);
2030         regs_buff[7]  = macb_readl(bp, IMR);
2031
2032         regs_buff[8]  = tail;
2033         regs_buff[9]  = head;
2034         regs_buff[10] = macb_tx_dma(&bp->queues[0], tail);
2035         regs_buff[11] = macb_tx_dma(&bp->queues[0], head);
2036
2037         if (macb_is_gem(bp)) {
2038                 regs_buff[12] = gem_readl(bp, USRIO);
2039                 regs_buff[13] = gem_readl(bp, DMACFG);
2040         }
2041 }
2042
2043 static const struct ethtool_ops macb_ethtool_ops = {
2044         .get_settings           = macb_get_settings,
2045         .set_settings           = macb_set_settings,
2046         .get_regs_len           = macb_get_regs_len,
2047         .get_regs               = macb_get_regs,
2048         .get_link               = ethtool_op_get_link,
2049         .get_ts_info            = ethtool_op_get_ts_info,
2050 };
2051
2052 static const struct ethtool_ops gem_ethtool_ops = {
2053         .get_settings           = macb_get_settings,
2054         .set_settings           = macb_set_settings,
2055         .get_regs_len           = macb_get_regs_len,
2056         .get_regs               = macb_get_regs,
2057         .get_link               = ethtool_op_get_link,
2058         .get_ts_info            = ethtool_op_get_ts_info,
2059         .get_ethtool_stats      = gem_get_ethtool_stats,
2060         .get_strings            = gem_get_ethtool_strings,
2061         .get_sset_count         = gem_get_sset_count,
2062 };
2063
2064 static int macb_ioctl(struct net_device *dev, struct ifreq *rq, int cmd)
2065 {
2066         struct macb *bp = netdev_priv(dev);
2067         struct phy_device *phydev = bp->phy_dev;
2068
2069         if (!netif_running(dev))
2070                 return -EINVAL;
2071
2072         if (!phydev)
2073                 return -ENODEV;
2074
2075         return phy_mii_ioctl(phydev, rq, cmd);
2076 }
2077
2078 static int macb_set_features(struct net_device *netdev,
2079                              netdev_features_t features)
2080 {
2081         struct macb *bp = netdev_priv(netdev);
2082         netdev_features_t changed = features ^ netdev->features;
2083
2084         /* TX checksum offload */
2085         if ((changed & NETIF_F_HW_CSUM) && macb_is_gem(bp)) {
2086                 u32 dmacfg;
2087
2088                 dmacfg = gem_readl(bp, DMACFG);
2089                 if (features & NETIF_F_HW_CSUM)
2090                         dmacfg |= GEM_BIT(TXCOEN);
2091                 else
2092                         dmacfg &= ~GEM_BIT(TXCOEN);
2093                 gem_writel(bp, DMACFG, dmacfg);
2094         }
2095
2096         /* RX checksum offload */
2097         if ((changed & NETIF_F_RXCSUM) && macb_is_gem(bp)) {
2098                 u32 netcfg;
2099
2100                 netcfg = gem_readl(bp, NCFGR);
2101                 if (features & NETIF_F_RXCSUM &&
2102                     !(netdev->flags & IFF_PROMISC))
2103                         netcfg |= GEM_BIT(RXCOEN);
2104                 else
2105                         netcfg &= ~GEM_BIT(RXCOEN);
2106                 gem_writel(bp, NCFGR, netcfg);
2107         }
2108
2109         return 0;
2110 }
2111
2112 static const struct net_device_ops macb_netdev_ops = {
2113         .ndo_open               = macb_open,
2114         .ndo_stop               = macb_close,
2115         .ndo_start_xmit         = macb_start_xmit,
2116         .ndo_set_rx_mode        = macb_set_rx_mode,
2117         .ndo_get_stats          = macb_get_stats,
2118         .ndo_do_ioctl           = macb_ioctl,
2119         .ndo_validate_addr      = eth_validate_addr,
2120         .ndo_change_mtu         = eth_change_mtu,
2121         .ndo_set_mac_address    = eth_mac_addr,
2122 #ifdef CONFIG_NET_POLL_CONTROLLER
2123         .ndo_poll_controller    = macb_poll_controller,
2124 #endif
2125         .ndo_set_features       = macb_set_features,
2126 };
2127
2128 /*
2129  * Configure peripheral capacities according to device tree
2130  * and integration options used
2131  */
2132 static void macb_configure_caps(struct macb *bp)
2133 {
2134         u32 dcfg;
2135
2136         if (MACB_BFEXT(IDNUM, macb_readl(bp, MID)) == 0x2)
2137                 bp->caps |= MACB_CAPS_MACB_IS_GEM;
2138
2139         if (macb_is_gem(bp)) {
2140                 dcfg = gem_readl(bp, DCFG1);
2141                 if (GEM_BFEXT(IRQCOR, dcfg) == 0)
2142                         bp->caps |= MACB_CAPS_ISR_CLEAR_ON_WRITE;
2143                 dcfg = gem_readl(bp, DCFG2);
2144                 if ((dcfg & (GEM_BIT(RX_PKT_BUFF) | GEM_BIT(TX_PKT_BUFF))) == 0)
2145                         bp->caps |= MACB_CAPS_FIFO_MODE;
2146         }
2147
2148         netdev_dbg(bp->dev, "Cadence caps 0x%08x\n", bp->caps);
2149 }
2150
2151 static void macb_probe_queues(void __iomem *mem,
2152                               unsigned int *queue_mask,
2153                               unsigned int *num_queues)
2154 {
2155         unsigned int hw_q;
2156         u32 mid;
2157
2158         *queue_mask = 0x1;
2159         *num_queues = 1;
2160
2161         /* is it macb or gem ? */
2162         mid = readl_relaxed(mem + MACB_MID);
2163
2164         if (MACB_BFEXT(IDNUM, mid) < 0x2)
2165                 return;
2166
2167         /* bit 0 is never set but queue 0 always exists */
2168         *queue_mask = readl_relaxed(mem + GEM_DCFG6) & 0xff;
2169
2170         *queue_mask |= 0x1;
2171
2172         for (hw_q = 1; hw_q < MACB_MAX_QUEUES; ++hw_q)
2173                 if (*queue_mask & (1 << hw_q))
2174                         (*num_queues)++;
2175 }
2176
2177 static int macb_init(struct platform_device *pdev)
2178 {
2179         struct net_device *dev = platform_get_drvdata(pdev);
2180         unsigned int hw_q, queue_mask, q, num_queues;
2181         struct macb *bp = netdev_priv(dev);
2182         struct macb_queue *queue;
2183         int err;
2184         u32 val;
2185
2186         bp->pclk = devm_clk_get(&pdev->dev, "pclk");
2187         if (IS_ERR(bp->pclk)) {
2188                 err = PTR_ERR(bp->pclk);
2189                 dev_err(&pdev->dev, "failed to get macb_clk (%u)\n", err);
2190                 return err;
2191         }
2192
2193         bp->hclk = devm_clk_get(&pdev->dev, "hclk");
2194         if (IS_ERR(bp->hclk)) {
2195                 err = PTR_ERR(bp->hclk);
2196                 dev_err(&pdev->dev, "failed to get hclk (%u)\n", err);
2197                 return err;
2198         }
2199
2200         bp->tx_clk = devm_clk_get(&pdev->dev, "tx_clk");
2201         if (IS_ERR(bp->tx_clk))
2202                 bp->tx_clk = NULL;
2203
2204         err = clk_prepare_enable(bp->pclk);
2205         if (err) {
2206                 dev_err(&pdev->dev, "failed to enable pclk (%u)\n", err);
2207                 return err;
2208         }
2209
2210         err = clk_prepare_enable(bp->hclk);
2211         if (err) {
2212                 dev_err(&pdev->dev, "failed to enable hclk (%u)\n", err);
2213                 goto err_disable_pclk;
2214         }
2215
2216         err = clk_prepare_enable(bp->tx_clk);
2217         if (err) {
2218                 dev_err(&pdev->dev, "failed to enable tx_clk (%u)\n", err);
2219                 goto err_disable_hclk;
2220         }
2221
2222         /* set the queue register mapping once for all: queue0 has a special
2223          * register mapping but we don't want to test the queue index then
2224          * compute the corresponding register offset at run time.
2225          */
2226         macb_probe_queues(bp->regs, &queue_mask, &num_queues);
2227
2228         for (hw_q = 0, q = 0; hw_q < MACB_MAX_QUEUES; ++hw_q) {
2229                 if (!(queue_mask & (1 << hw_q)))
2230                         continue;
2231
2232                 queue = &bp->queues[q];
2233                 queue->bp = bp;
2234                 if (hw_q) {
2235                         queue->ISR  = GEM_ISR(hw_q - 1);
2236                         queue->IER  = GEM_IER(hw_q - 1);
2237                         queue->IDR  = GEM_IDR(hw_q - 1);
2238                         queue->IMR  = GEM_IMR(hw_q - 1);
2239                         queue->TBQP = GEM_TBQP(hw_q - 1);
2240                 } else {
2241                         /* queue0 uses legacy registers */
2242                         queue->ISR  = MACB_ISR;
2243                         queue->IER  = MACB_IER;
2244                         queue->IDR  = MACB_IDR;
2245                         queue->IMR  = MACB_IMR;
2246                         queue->TBQP = MACB_TBQP;
2247                 }
2248
2249                 /* get irq: here we use the linux queue index, not the hardware
2250                  * queue index. the queue irq definitions in the device tree
2251                  * must remove the optional gaps that could exist in the
2252                  * hardware queue mask.
2253                  */
2254                 queue->irq = platform_get_irq(pdev, q);
2255                 err = devm_request_irq(&pdev->dev, queue->irq, macb_interrupt,
2256                                        IRQF_SHARED, dev->name, queue);
2257                 if (err) {
2258                         dev_err(&pdev->dev,
2259                                 "Unable to request IRQ %d (error %d)\n",
2260                                 queue->irq, err);
2261                         goto err_disable_tx_clk;
2262                 }
2263
2264                 INIT_WORK(&queue->tx_error_task, macb_tx_error_task);
2265                 q++;
2266         }
2267
2268         dev->netdev_ops = &macb_netdev_ops;
2269         netif_napi_add(dev, &bp->napi, macb_poll, 64);
2270
2271         /* setup appropriated routines according to adapter type */
2272         if (macb_is_gem(bp)) {
2273                 bp->max_tx_length = GEM_MAX_TX_LEN;
2274                 bp->macbgem_ops.mog_alloc_rx_buffers = gem_alloc_rx_buffers;
2275                 bp->macbgem_ops.mog_free_rx_buffers = gem_free_rx_buffers;
2276                 bp->macbgem_ops.mog_init_rings = gem_init_rings;
2277                 bp->macbgem_ops.mog_rx = gem_rx;
2278                 dev->ethtool_ops = &gem_ethtool_ops;
2279         } else {
2280                 bp->max_tx_length = MACB_MAX_TX_LEN;
2281                 bp->macbgem_ops.mog_alloc_rx_buffers = macb_alloc_rx_buffers;
2282                 bp->macbgem_ops.mog_free_rx_buffers = macb_free_rx_buffers;
2283                 bp->macbgem_ops.mog_init_rings = macb_init_rings;
2284                 bp->macbgem_ops.mog_rx = macb_rx;
2285                 dev->ethtool_ops = &macb_ethtool_ops;
2286         }
2287
2288         /* Set features */
2289         dev->hw_features = NETIF_F_SG;
2290         /* Checksum offload is only available on gem with packet buffer */
2291         if (macb_is_gem(bp) && !(bp->caps & MACB_CAPS_FIFO_MODE))
2292                 dev->hw_features |= NETIF_F_HW_CSUM | NETIF_F_RXCSUM;
2293         if (bp->caps & MACB_CAPS_SG_DISABLED)
2294                 dev->hw_features &= ~NETIF_F_SG;
2295         dev->features = dev->hw_features;
2296
2297         val = 0;
2298         if (bp->phy_interface == PHY_INTERFACE_MODE_RGMII)
2299                 val = GEM_BIT(RGMII);
2300         else if (bp->phy_interface == PHY_INTERFACE_MODE_RMII &&
2301                  (bp->caps & MACB_CAPS_USRIO_DEFAULT_IS_MII))
2302                 val = MACB_BIT(RMII);
2303         else if (!(bp->caps & MACB_CAPS_USRIO_DEFAULT_IS_MII))
2304                 val = MACB_BIT(MII);
2305
2306         if (bp->caps & MACB_CAPS_USRIO_HAS_CLKEN)
2307                 val |= MACB_BIT(CLKEN);
2308
2309         macb_or_gem_writel(bp, USRIO, val);
2310
2311         /* setup capacities */
2312         macb_configure_caps(bp);
2313
2314         /* Set MII management clock divider */
2315         val = macb_mdc_clk_div(bp);
2316         val |= macb_dbw(bp);
2317         macb_writel(bp, NCFGR, val);
2318
2319         return 0;
2320
2321 err_disable_tx_clk:
2322         clk_disable_unprepare(bp->tx_clk);
2323
2324 err_disable_hclk:
2325         clk_disable_unprepare(bp->hclk);
2326
2327 err_disable_pclk:
2328         clk_disable_unprepare(bp->pclk);
2329
2330         return err;
2331 }
2332
2333 #if defined(CONFIG_OF)
2334 /* 1518 rounded up */
2335 #define AT91ETHER_MAX_RBUFF_SZ  0x600
2336 /* max number of receive buffers */
2337 #define AT91ETHER_MAX_RX_DESCR  9
2338
2339 /* Initialize and start the Receiver and Transmit subsystems */
2340 static int at91ether_start(struct net_device *dev)
2341 {
2342         struct macb *lp = netdev_priv(dev);
2343         dma_addr_t addr;
2344         u32 ctl;
2345         int i;
2346
2347         lp->rx_ring = dma_alloc_coherent(&lp->pdev->dev,
2348                                          (AT91ETHER_MAX_RX_DESCR *
2349                                           sizeof(struct macb_dma_desc)),
2350                                          &lp->rx_ring_dma, GFP_KERNEL);
2351         if (!lp->rx_ring)
2352                 return -ENOMEM;
2353
2354         lp->rx_buffers = dma_alloc_coherent(&lp->pdev->dev,
2355                                             AT91ETHER_MAX_RX_DESCR *
2356                                             AT91ETHER_MAX_RBUFF_SZ,
2357                                             &lp->rx_buffers_dma, GFP_KERNEL);
2358         if (!lp->rx_buffers) {
2359                 dma_free_coherent(&lp->pdev->dev,
2360                                   AT91ETHER_MAX_RX_DESCR *
2361                                   sizeof(struct macb_dma_desc),
2362                                   lp->rx_ring, lp->rx_ring_dma);
2363                 lp->rx_ring = NULL;
2364                 return -ENOMEM;
2365         }
2366
2367         addr = lp->rx_buffers_dma;
2368         for (i = 0; i < AT91ETHER_MAX_RX_DESCR; i++) {
2369                 lp->rx_ring[i].addr = addr;
2370                 lp->rx_ring[i].ctrl = 0;
2371                 addr += AT91ETHER_MAX_RBUFF_SZ;
2372         }
2373
2374         /* Set the Wrap bit on the last descriptor */
2375         lp->rx_ring[AT91ETHER_MAX_RX_DESCR - 1].addr |= MACB_BIT(RX_WRAP);
2376
2377         /* Reset buffer index */
2378         lp->rx_tail = 0;
2379
2380         /* Program address of descriptor list in Rx Buffer Queue register */
2381         macb_writel(lp, RBQP, lp->rx_ring_dma);
2382
2383         /* Enable Receive and Transmit */
2384         ctl = macb_readl(lp, NCR);
2385         macb_writel(lp, NCR, ctl | MACB_BIT(RE) | MACB_BIT(TE));
2386
2387         return 0;
2388 }
2389
2390 /* Open the ethernet interface */
2391 static int at91ether_open(struct net_device *dev)
2392 {
2393         struct macb *lp = netdev_priv(dev);
2394         u32 ctl;
2395         int ret;
2396
2397         /* Clear internal statistics */
2398         ctl = macb_readl(lp, NCR);
2399         macb_writel(lp, NCR, ctl | MACB_BIT(CLRSTAT));
2400
2401         macb_set_hwaddr(lp);
2402
2403         ret = at91ether_start(dev);
2404         if (ret)
2405                 return ret;
2406
2407         /* Enable MAC interrupts */
2408         macb_writel(lp, IER, MACB_BIT(RCOMP)    |
2409                              MACB_BIT(RXUBR)    |
2410                              MACB_BIT(ISR_TUND) |
2411                              MACB_BIT(ISR_RLE)  |
2412                              MACB_BIT(TCOMP)    |
2413                              MACB_BIT(ISR_ROVR) |
2414                              MACB_BIT(HRESP));
2415
2416         /* schedule a link state check */
2417         phy_start(lp->phy_dev);
2418
2419         netif_start_queue(dev);
2420
2421         return 0;
2422 }
2423
2424 /* Close the interface */
2425 static int at91ether_close(struct net_device *dev)
2426 {
2427         struct macb *lp = netdev_priv(dev);
2428         u32 ctl;
2429
2430         /* Disable Receiver and Transmitter */
2431         ctl = macb_readl(lp, NCR);
2432         macb_writel(lp, NCR, ctl & ~(MACB_BIT(TE) | MACB_BIT(RE)));
2433
2434         /* Disable MAC interrupts */
2435         macb_writel(lp, IDR, MACB_BIT(RCOMP)    |
2436                              MACB_BIT(RXUBR)    |
2437                              MACB_BIT(ISR_TUND) |
2438                              MACB_BIT(ISR_RLE)  |
2439                              MACB_BIT(TCOMP)    |
2440                              MACB_BIT(ISR_ROVR) |
2441                              MACB_BIT(HRESP));
2442
2443         netif_stop_queue(dev);
2444
2445         dma_free_coherent(&lp->pdev->dev,
2446                           AT91ETHER_MAX_RX_DESCR *
2447                           sizeof(struct macb_dma_desc),
2448                           lp->rx_ring, lp->rx_ring_dma);
2449         lp->rx_ring = NULL;
2450
2451         dma_free_coherent(&lp->pdev->dev,
2452                           AT91ETHER_MAX_RX_DESCR * AT91ETHER_MAX_RBUFF_SZ,
2453                           lp->rx_buffers, lp->rx_buffers_dma);
2454         lp->rx_buffers = NULL;
2455
2456         return 0;
2457 }
2458
2459 /* Transmit packet */
2460 static int at91ether_start_xmit(struct sk_buff *skb, struct net_device *dev)
2461 {
2462         struct macb *lp = netdev_priv(dev);
2463
2464         if (macb_readl(lp, TSR) & MACB_BIT(RM9200_BNQ)) {
2465                 netif_stop_queue(dev);
2466
2467                 /* Store packet information (to free when Tx completed) */
2468                 lp->skb = skb;
2469                 lp->skb_length = skb->len;
2470                 lp->skb_physaddr = dma_map_single(NULL, skb->data, skb->len,
2471                                                         DMA_TO_DEVICE);
2472
2473                 /* Set address of the data in the Transmit Address register */
2474                 macb_writel(lp, TAR, lp->skb_physaddr);
2475                 /* Set length of the packet in the Transmit Control register */
2476                 macb_writel(lp, TCR, skb->len);
2477
2478         } else {
2479                 netdev_err(dev, "%s called, but device is busy!\n", __func__);
2480                 return NETDEV_TX_BUSY;
2481         }
2482
2483         return NETDEV_TX_OK;
2484 }
2485
2486 /* Extract received frame from buffer descriptors and sent to upper layers.
2487  * (Called from interrupt context)
2488  */
2489 static void at91ether_rx(struct net_device *dev)
2490 {
2491         struct macb *lp = netdev_priv(dev);
2492         unsigned char *p_recv;
2493         struct sk_buff *skb;
2494         unsigned int pktlen;
2495
2496         while (lp->rx_ring[lp->rx_tail].addr & MACB_BIT(RX_USED)) {
2497                 p_recv = lp->rx_buffers + lp->rx_tail * AT91ETHER_MAX_RBUFF_SZ;
2498                 pktlen = MACB_BF(RX_FRMLEN, lp->rx_ring[lp->rx_tail].ctrl);
2499                 skb = netdev_alloc_skb(dev, pktlen + 2);
2500                 if (skb) {
2501                         skb_reserve(skb, 2);
2502                         memcpy(skb_put(skb, pktlen), p_recv, pktlen);
2503
2504                         skb->protocol = eth_type_trans(skb, dev);
2505                         lp->stats.rx_packets++;
2506                         lp->stats.rx_bytes += pktlen;
2507                         netif_rx(skb);
2508                 } else {
2509                         lp->stats.rx_dropped++;
2510                 }
2511
2512                 if (lp->rx_ring[lp->rx_tail].ctrl & MACB_BIT(RX_MHASH_MATCH))
2513                         lp->stats.multicast++;
2514
2515                 /* reset ownership bit */
2516                 lp->rx_ring[lp->rx_tail].addr &= ~MACB_BIT(RX_USED);
2517
2518                 /* wrap after last buffer */
2519                 if (lp->rx_tail == AT91ETHER_MAX_RX_DESCR - 1)
2520                         lp->rx_tail = 0;
2521                 else
2522                         lp->rx_tail++;
2523         }
2524 }
2525
2526 /* MAC interrupt handler */
2527 static irqreturn_t at91ether_interrupt(int irq, void *dev_id)
2528 {
2529         struct net_device *dev = dev_id;
2530         struct macb *lp = netdev_priv(dev);
2531         u32 intstatus, ctl;
2532
2533         /* MAC Interrupt Status register indicates what interrupts are pending.
2534          * It is automatically cleared once read.
2535          */
2536         intstatus = macb_readl(lp, ISR);
2537
2538         /* Receive complete */
2539         if (intstatus & MACB_BIT(RCOMP))
2540                 at91ether_rx(dev);
2541
2542         /* Transmit complete */
2543         if (intstatus & MACB_BIT(TCOMP)) {
2544                 /* The TCOM bit is set even if the transmission failed */
2545                 if (intstatus & (MACB_BIT(ISR_TUND) | MACB_BIT(ISR_RLE)))
2546                         lp->stats.tx_errors++;
2547
2548                 if (lp->skb) {
2549                         dev_kfree_skb_irq(lp->skb);
2550                         lp->skb = NULL;
2551                         dma_unmap_single(NULL, lp->skb_physaddr,
2552                                          lp->skb_length, DMA_TO_DEVICE);
2553                         lp->stats.tx_packets++;
2554                         lp->stats.tx_bytes += lp->skb_length;
2555                 }
2556                 netif_wake_queue(dev);
2557         }
2558
2559         /* Work-around for EMAC Errata section 41.3.1 */
2560         if (intstatus & MACB_BIT(RXUBR)) {
2561                 ctl = macb_readl(lp, NCR);
2562                 macb_writel(lp, NCR, ctl & ~MACB_BIT(RE));
2563                 macb_writel(lp, NCR, ctl | MACB_BIT(RE));
2564         }
2565
2566         if (intstatus & MACB_BIT(ISR_ROVR))
2567                 netdev_err(dev, "ROVR error\n");
2568
2569         return IRQ_HANDLED;
2570 }
2571
2572 #ifdef CONFIG_NET_POLL_CONTROLLER
2573 static void at91ether_poll_controller(struct net_device *dev)
2574 {
2575         unsigned long flags;
2576
2577         local_irq_save(flags);
2578         at91ether_interrupt(dev->irq, dev);
2579         local_irq_restore(flags);
2580 }
2581 #endif
2582
2583 static const struct net_device_ops at91ether_netdev_ops = {
2584         .ndo_open               = at91ether_open,
2585         .ndo_stop               = at91ether_close,
2586         .ndo_start_xmit         = at91ether_start_xmit,
2587         .ndo_get_stats          = macb_get_stats,
2588         .ndo_set_rx_mode        = macb_set_rx_mode,
2589         .ndo_set_mac_address    = eth_mac_addr,
2590         .ndo_do_ioctl           = macb_ioctl,
2591         .ndo_validate_addr      = eth_validate_addr,
2592         .ndo_change_mtu         = eth_change_mtu,
2593 #ifdef CONFIG_NET_POLL_CONTROLLER
2594         .ndo_poll_controller    = at91ether_poll_controller,
2595 #endif
2596 };
2597
2598 static int at91ether_init(struct platform_device *pdev)
2599 {
2600         struct net_device *dev = platform_get_drvdata(pdev);
2601         struct macb *bp = netdev_priv(dev);
2602         int err;
2603         u32 reg;
2604
2605         bp->pclk = devm_clk_get(&pdev->dev, "ether_clk");
2606         if (IS_ERR(bp->pclk))
2607                 return PTR_ERR(bp->pclk);
2608
2609         err = clk_prepare_enable(bp->pclk);
2610         if (err) {
2611                 dev_err(&pdev->dev, "failed to enable pclk (%u)\n", err);
2612                 return err;
2613         }
2614
2615         dev->netdev_ops = &at91ether_netdev_ops;
2616         dev->ethtool_ops = &macb_ethtool_ops;
2617
2618         err = devm_request_irq(&pdev->dev, dev->irq, at91ether_interrupt,
2619                                0, dev->name, dev);
2620         if (err)
2621                 goto err_disable_clk;
2622
2623         macb_writel(bp, NCR, 0);
2624
2625         reg = MACB_BF(CLK, MACB_CLK_DIV32) | MACB_BIT(BIG);
2626         if (bp->phy_interface == PHY_INTERFACE_MODE_RMII)
2627                 reg |= MACB_BIT(RM9200_RMII);
2628
2629         macb_writel(bp, NCFGR, reg);
2630
2631         return 0;
2632
2633 err_disable_clk:
2634         clk_disable_unprepare(bp->pclk);
2635
2636         return err;
2637 }
2638
2639 static const struct macb_config at91sam9260_config = {
2640         .caps = MACB_CAPS_USRIO_HAS_CLKEN | MACB_CAPS_USRIO_DEFAULT_IS_MII,
2641         .init = macb_init,
2642 };
2643
2644 static const struct macb_config pc302gem_config = {
2645         .caps = MACB_CAPS_SG_DISABLED | MACB_CAPS_GIGABIT_MODE_AVAILABLE,
2646         .dma_burst_length = 16,
2647         .init = macb_init,
2648 };
2649
2650 static const struct macb_config sama5d3_config = {
2651         .caps = MACB_CAPS_SG_DISABLED | MACB_CAPS_GIGABIT_MODE_AVAILABLE,
2652         .dma_burst_length = 16,
2653         .init = macb_init,
2654 };
2655
2656 static const struct macb_config sama5d4_config = {
2657         .caps = 0,
2658         .dma_burst_length = 4,
2659         .init = macb_init,
2660 };
2661
2662 static const struct macb_config emac_config = {
2663         .init = at91ether_init,
2664 };
2665
2666 static const struct of_device_id macb_dt_ids[] = {
2667         { .compatible = "cdns,at32ap7000-macb" },
2668         { .compatible = "cdns,at91sam9260-macb", .data = &at91sam9260_config },
2669         { .compatible = "cdns,macb" },
2670         { .compatible = "cdns,pc302-gem", .data = &pc302gem_config },
2671         { .compatible = "cdns,gem", .data = &pc302gem_config },
2672         { .compatible = "atmel,sama5d3-gem", .data = &sama5d3_config },
2673         { .compatible = "atmel,sama5d4-gem", .data = &sama5d4_config },
2674         { .compatible = "cdns,at91rm9200-emac", .data = &emac_config },
2675         { .compatible = "cdns,emac", .data = &emac_config },
2676         { /* sentinel */ }
2677 };
2678 MODULE_DEVICE_TABLE(of, macb_dt_ids);
2679 #endif /* CONFIG_OF */
2680
2681 static int macb_probe(struct platform_device *pdev)
2682 {
2683         int (*init)(struct platform_device *) = macb_init;
2684         struct device_node *np = pdev->dev.of_node;
2685         const struct macb_config *macb_config = NULL;
2686         unsigned int queue_mask, num_queues;
2687         struct macb_platform_data *pdata;
2688         struct phy_device *phydev;
2689         struct net_device *dev;
2690         struct resource *regs;
2691         void __iomem *mem;
2692         const char *mac;
2693         struct macb *bp;
2694         int err;
2695
2696         regs = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2697         mem = devm_ioremap_resource(&pdev->dev, regs);
2698         if (IS_ERR(mem))
2699                 return PTR_ERR(mem);
2700
2701         macb_probe_queues(mem, &queue_mask, &num_queues);
2702         dev = alloc_etherdev_mq(sizeof(*bp), num_queues);
2703         if (!dev)
2704                 return -ENOMEM;
2705
2706         dev->base_addr = regs->start;
2707
2708         SET_NETDEV_DEV(dev, &pdev->dev);
2709
2710         bp = netdev_priv(dev);
2711         bp->pdev = pdev;
2712         bp->dev = dev;
2713         bp->regs = mem;
2714         bp->num_queues = num_queues;
2715         spin_lock_init(&bp->lock);
2716
2717         platform_set_drvdata(pdev, dev);
2718
2719         dev->irq = platform_get_irq(pdev, 0);
2720         if (dev->irq < 0)
2721                 return dev->irq;
2722
2723         mac = of_get_mac_address(np);
2724         if (mac)
2725                 memcpy(bp->dev->dev_addr, mac, ETH_ALEN);
2726         else
2727                 macb_get_hwaddr(bp);
2728
2729         err = of_get_phy_mode(np);
2730         if (err < 0) {
2731                 pdata = dev_get_platdata(&pdev->dev);
2732                 if (pdata && pdata->is_rmii)
2733                         bp->phy_interface = PHY_INTERFACE_MODE_RMII;
2734                 else
2735                         bp->phy_interface = PHY_INTERFACE_MODE_MII;
2736         } else {
2737                 bp->phy_interface = err;
2738         }
2739
2740         if (np) {
2741                 const struct of_device_id *match;
2742
2743                 match = of_match_node(macb_dt_ids, np);
2744                 if (match)
2745                         macb_config = match->data;
2746         }
2747
2748         if (macb_config) {
2749                 bp->caps = macb_config->caps;
2750                 bp->dma_burst_length = macb_config->dma_burst_length;
2751                 init = macb_config->init;
2752         }
2753
2754         /* IP specific init */
2755         err = init(pdev);
2756         if (err)
2757                 goto err_out_free_netdev;
2758
2759         err = register_netdev(dev);
2760         if (err) {
2761                 dev_err(&pdev->dev, "Cannot register net device, aborting.\n");
2762                 goto err_disable_clocks;
2763         }
2764
2765         err = macb_mii_init(bp);
2766         if (err)
2767                 goto err_out_unregister_netdev;
2768
2769         netif_carrier_off(dev);
2770
2771         netdev_info(dev, "Cadence %s rev 0x%08x at 0x%08lx irq %d (%pM)\n",
2772                     macb_is_gem(bp) ? "GEM" : "MACB", macb_readl(bp, MID),
2773                     dev->base_addr, dev->irq, dev->dev_addr);
2774
2775         phydev = bp->phy_dev;
2776         netdev_info(dev, "attached PHY driver [%s] (mii_bus:phy_addr=%s, irq=%d)\n",
2777                     phydev->drv->name, dev_name(&phydev->dev), phydev->irq);
2778
2779         return 0;
2780
2781 err_out_unregister_netdev:
2782         unregister_netdev(dev);
2783
2784 err_disable_clocks:
2785         clk_disable_unprepare(bp->tx_clk);
2786         clk_disable_unprepare(bp->hclk);
2787         clk_disable_unprepare(bp->pclk);
2788
2789 err_out_free_netdev:
2790         free_netdev(dev);
2791
2792         return err;
2793 }
2794
2795 static int macb_remove(struct platform_device *pdev)
2796 {
2797         struct net_device *dev;
2798         struct macb *bp;
2799
2800         dev = platform_get_drvdata(pdev);
2801
2802         if (dev) {
2803                 bp = netdev_priv(dev);
2804                 if (bp->phy_dev)
2805                         phy_disconnect(bp->phy_dev);
2806                 mdiobus_unregister(bp->mii_bus);
2807                 kfree(bp->mii_bus->irq);
2808                 mdiobus_free(bp->mii_bus);
2809                 unregister_netdev(dev);
2810                 clk_disable_unprepare(bp->tx_clk);
2811                 clk_disable_unprepare(bp->hclk);
2812                 clk_disable_unprepare(bp->pclk);
2813                 free_netdev(dev);
2814         }
2815
2816         return 0;
2817 }
2818
2819 static int __maybe_unused macb_suspend(struct device *dev)
2820 {
2821         struct platform_device *pdev = to_platform_device(dev);
2822         struct net_device *netdev = platform_get_drvdata(pdev);
2823         struct macb *bp = netdev_priv(netdev);
2824
2825         netif_carrier_off(netdev);
2826         netif_device_detach(netdev);
2827
2828         clk_disable_unprepare(bp->tx_clk);
2829         clk_disable_unprepare(bp->hclk);
2830         clk_disable_unprepare(bp->pclk);
2831
2832         return 0;
2833 }
2834
2835 static int __maybe_unused macb_resume(struct device *dev)
2836 {
2837         struct platform_device *pdev = to_platform_device(dev);
2838         struct net_device *netdev = platform_get_drvdata(pdev);
2839         struct macb *bp = netdev_priv(netdev);
2840
2841         clk_prepare_enable(bp->pclk);
2842         clk_prepare_enable(bp->hclk);
2843         clk_prepare_enable(bp->tx_clk);
2844
2845         netif_device_attach(netdev);
2846
2847         return 0;
2848 }
2849
2850 static SIMPLE_DEV_PM_OPS(macb_pm_ops, macb_suspend, macb_resume);
2851
2852 static struct platform_driver macb_driver = {
2853         .probe          = macb_probe,
2854         .remove         = macb_remove,
2855         .driver         = {
2856                 .name           = "macb",
2857                 .of_match_table = of_match_ptr(macb_dt_ids),
2858                 .pm     = &macb_pm_ops,
2859         },
2860 };
2861
2862 module_platform_driver(macb_driver);
2863
2864 MODULE_LICENSE("GPL");
2865 MODULE_DESCRIPTION("Cadence MACB/GEM Ethernet driver");
2866 MODULE_AUTHOR("Haavard Skinnemoen (Atmel)");
2867 MODULE_ALIAS("platform:macb");