m68knommu: fix inconsistent formating in ColdFire 527x definitions

Fix tab broken address defines to be consistent with others in this file.

Signed-off-by: Greg Ungerer <gerg@uclinux.org>

diff --git a/arch/m68k/include/asm/m527xsim.h b/arch/m68k/include/asm/m527xsim.h
index 6335e4298dc847f120cb9a9ec01bd3415d443503..1bebbe78055a6e879277baee77064b7b025ef429 100644 (file)
--- a/arch/m68k/include/asm/m527xsim.h
+++ b/arch/m68k/include/asm/m527xsim.h
@@ -184,15 +184,15 @@
 /*
  * Generic GPIO support
  */
-#define MCFGPIO_PODR                   MCFGPIO_PODR_ADDR
-#define MCFGPIO_PDDR                   MCFGPIO_PDDR_ADDR
-#define MCFGPIO_PPDR                   MCFGPIO_PPDSDR_ADDR
-#define MCFGPIO_SETR                   MCFGPIO_PPDSDR_ADDR
-#define MCFGPIO_CLRR                   MCFGPIO_PCLRR_ADDR
+#define MCFGPIO_PODR           MCFGPIO_PODR_ADDR
+#define MCFGPIO_PDDR           MCFGPIO_PDDR_ADDR
+#define MCFGPIO_PPDR           MCFGPIO_PPDSDR_ADDR
+#define MCFGPIO_SETR           MCFGPIO_PPDSDR_ADDR
+#define MCFGPIO_CLRR           MCFGPIO_PCLRR_ADDR
 
-#define MCFGPIO_PIN_MAX                        100
-#define MCFGPIO_IRQ_MAX                        8
-#define MCFGPIO_IRQ_VECBASE            MCFINT_VECBASE
+#define MCFGPIO_PIN_MAX                100
+#define MCFGPIO_IRQ_MAX                8
+#define MCFGPIO_IRQ_VECBASE    MCFINT_VECBASE
 
 /*
  * Port Pin Assignment registers.
@@ -293,15 +293,15 @@
 /*
  * Generic GPIO support
  */
-#define MCFGPIO_PODR                   MCFGPIO_PODR_BUSCTL
-#define MCFGPIO_PDDR                   MCFGPIO_PDDR_BUSCTL
-#define MCFGPIO_PPDR                   MCFGPIO_PPDSDR_BUSCTL
-#define MCFGPIO_SETR                   MCFGPIO_PPDSDR_BUSCTL
-#define MCFGPIO_CLRR                   MCFGPIO_PCLRR_BUSCTL
-
-#define MCFGPIO_PIN_MAX                        148
-#define MCFGPIO_IRQ_MAX                        8
-#define MCFGPIO_IRQ_VECBASE            MCFINT_VECBASE
+#define MCFGPIO_PODR           MCFGPIO_PODR_BUSCTL
+#define MCFGPIO_PDDR           MCFGPIO_PDDR_BUSCTL
+#define MCFGPIO_PPDR           MCFGPIO_PPDSDR_BUSCTL
+#define MCFGPIO_SETR           MCFGPIO_PPDSDR_BUSCTL
+#define MCFGPIO_CLRR           MCFGPIO_PCLRR_BUSCTL
+
+#define MCFGPIO_PIN_MAX                148
+#define MCFGPIO_IRQ_MAX                8
+#define MCFGPIO_IRQ_VECBASE    MCFINT_VECBASE
 
 /*
  * Port Pin Assignment registers.