arch/arm/cpu/arm920t/s3c24x0/timer.c

   1 /*
   2  * (C) Copyright 2002
   3  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   4  * Marius Groeger <mgroeger@sysgo.de>
   5  *
   6  * (C) Copyright 2002
   7  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   8  * Alex Zuepke <azu@sysgo.de>
   9  *
  10  * (C) Copyright 2002
  11  * Gary Jennejohn, DENX Software Engineering, <garyj@denx.de>
  12  *
  13  * See file CREDITS for list of people who contributed to this
  14  * project.
  15  *
  16  * This program is free software; you can redistribute it and/or
  17  * modify it under the terms of the GNU General Public License as
  18  * published by the Free Software Foundation; either version 2 of
  19  * the License, or (at your option) any later version.
  20  *
  21  * This program is distributed in the hope that it will be useful,
  22  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  23  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  24  * GNU General Public License for more details.
  25  *
  26  * You should have received a copy of the GNU General Public License
  27  * along with this program; if not, write to the Free Software
  28  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  29  * MA 02111-1307 USA
  30  */
  31
  32 #include <common.h>
  33 #ifdef CONFIG_S3C24X0
  34
  35 #include <asm/io.h>
  36 #include <asm/arch/s3c24x0_cpu.h>
  37
  38 int timer_load_val = 0;
  39 static ulong timer_clk;
  40
  41 /* macro to read the 16 bit timer */
  42 static inline ulong READ_TIMER(void)
  43 {
  44         struct s3c24x0_timers *timers = s3c24x0_get_base_timers();
  45
  46         return readl(&timers->tcnto4) & 0xffff;
  47 }
  48
  49 static ulong timestamp;
  50 static ulong lastdec;
  51
  52 int timer_init(void)
  53 {
  54         struct s3c24x0_timers *timers = s3c24x0_get_base_timers();
  55         ulong tmr;
  56
  57         /* use PWM Timer 4 because it has no output */
  58         /* prescaler for Timer 4 is 16 */
  59         writel(0x0f00, &timers->tcfg0);
  60         if (timer_load_val == 0) {
  61                 /*
  62                  * for 10 ms clock period @ PCLK with 4 bit divider = 1/2
  63                  * (default) and prescaler = 16. Should be 10390
  64                  * @33.25MHz and 15625 @ 50 MHz
  65                  */
  66                 timer_load_val = get_PCLK() / (2 * 16 * 100);
  67                 timer_clk = get_PCLK() / (2 * 16);
  68         }
  69         /* load value for 10 ms timeout */
  70         lastdec = timer_load_val;
  71         writel(timer_load_val, &timers->tcntb4);
  72         /* auto load, manual update of timer 4 */
  73         tmr = (readl(&timers->tcon) & ~0x0700000) | 0x0600000;
  74         writel(tmr, &timers->tcon);
  75         /* auto load, start timer 4 */
  76         tmr = (tmr & ~0x0700000) | 0x0500000;
  77         writel(tmr, &timers->tcon);
  78         timestamp = 0;
  79
  80         return (0);
  81 }
  82
  83 /*
  84  * timer without interrupts
  85  */
  86 ulong get_timer(ulong base)
  87 {
  88         return get_timer_masked() - base;
  89 }
  90
  91 void __udelay (unsigned long usec)
  92 {
  93         ulong tmo;
  94         ulong start = get_ticks();
  95
  96         tmo = usec / 1000;
  97         tmo *= (timer_load_val * 100);
  98         tmo /= 1000;
  99
 100         while ((ulong) (get_ticks() - start) < tmo)
 101                 /*NOP*/;
 102 }
 103
 104 void reset_timer_masked(void)
 105 {
 106         /* reset time */
 107         lastdec = READ_TIMER();
 108         timestamp = 0;
 109 }
 110
 111 ulong get_timer_masked(void)
 112 {
 113         ulong tmr = get_ticks();
 114
 115         return tmr / (timer_clk / CONFIG_SYS_HZ);
 116 }
 117
 118 void udelay_masked(unsigned long usec)
 119 {
 120         ulong tmo;
 121         ulong endtime;
 122         signed long diff;
 123
 124         if (usec >= 1000) {
 125                 tmo = usec / 1000;
 126                 tmo *= (timer_load_val * 100);
 127                 tmo /= 1000;
 128         } else {
 129                 tmo = usec * (timer_load_val * 100);
 130                 tmo /= (1000 * 1000);
 131         }
 132
 133         endtime = get_ticks() + tmo;
 134
 135         do {
 136                 ulong now = get_ticks();
 137                 diff = endtime - now;
 138         } while (diff >= 0);
 139 }
 140
 141 /*
 142  * This function is derived from PowerPC code (read timebase as long long).
 143  * On ARM it just returns the timer value.
 144  */
 145 unsigned long long get_ticks(void)
 146 {
 147         ulong now = READ_TIMER();
 148
 149         if (lastdec >= now) {
 150                 /* normal mode */
 151                 timestamp += lastdec - now;
 152         } else {
 153                 /* we have an overflow ... */
 154                 timestamp += lastdec + timer_load_val - now;
 155         }
 156         lastdec = now;
 157
 158         return timestamp;
 159 }
 160
 161 /*
 162  * This function is derived from PowerPC code (timebase clock frequency).
 163  * On ARM it returns the number of timer ticks per second.
 164  */
 165 ulong get_tbclk(void)
 166 {
 167         ulong tbclk;
 168
 169 #if defined(CONFIG_SMDK2400)
 170         tbclk = timer_load_val * 100;
 171 #elif defined(CONFIG_SBC2410X) || \
 172       defined(CONFIG_SMDK2410) || \
 173         defined(CONFIG_S3C2440) || \
 174       defined(CONFIG_VCMA9)
 175         tbclk = CONFIG_SYS_HZ;
 176 #else
 177 #       error "tbclk not configured"
 178 #endif
 179
 180         return tbclk;
 181 }
 182
 183 /*
 184  * reset the cpu by setting up the watchdog timer and let him time out
 185  */
 186 void reset_cpu(ulong ignored)
 187 {
 188         struct s3c24x0_watchdog *watchdog;
 189
 190         watchdog = s3c24x0_get_base_watchdog();
 191
 192         /* Disable watchdog */
 193         writel(0x0000, &watchdog->wtcon);
 194
 195         /* Initialize watchdog timer count register */
 196         writel(0x0001, &watchdog->wtcnt);
 197
 198         /* Enable watchdog timer; assert reset at timer timeout */
 199         writel(0x0021, &watchdog->wtcon);
 200
 201         while (1)
 202                 /* loop forever and wait for reset to happen */;
 203
 204         /*NOTREACHED*/
 205 }
 206
 207 #endif /* CONFIG_S3C24X0 */