arch/arm/cpu/armv7/omap-common/hwinit-common.c

   1 /*
   2  *
   3  * Common functions for OMAP4/5 based boards
   4  *
   5  * (C) Copyright 2010
   6  * Texas Instruments, <www.ti.com>
   7  *
   8  * Author :
   9  *      Aneesh V        <aneesh@ti.com>
  10  *      Steve Sakoman   <steve@sakoman.com>
  11  *
  12  * See file CREDITS for list of people who contributed to this
  13  * project.
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License as
  17  * published by the Free Software Foundation; either version 2 of
  18  * the License, or (at your option) any later version.
  19  *
  20  * This program is distributed in the hope that it will be useful,
  21  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  23  * GNU General Public License for more details.
  24  *
  25  * You should have received a copy of the GNU General Public License
  26  * along with this program; if not, write to the Free Software
  27  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  28  * MA 02111-1307 USA
  29  */
  30 #include <common.h>
  31 #include <spl.h>
  32 #include <asm/arch/sys_proto.h>
  33 #include <asm/sizes.h>
  34 #include <asm/emif.h>
  35 #include <asm/omap_common.h>
  36 #include <linux/compiler.h>
  37 #include <asm/cache.h>
  38 #include <asm/system.h>
  39
  40 #define ARMV7_DCACHE_WRITEBACK  0xe
  41 #define ARMV7_DOMAIN_CLIENT     1
  42 #define ARMV7_DOMAIN_MASK       (0x3 << 0)
  43
  44 DECLARE_GLOBAL_DATA_PTR;
  45
  46 void do_set_mux(u32 base, struct pad_conf_entry const *array, int size)
  47 {
  48         int i;
  49         struct pad_conf_entry *pad = (struct pad_conf_entry *) array;
  50
  51         for (i = 0; i < size; i++, pad++)
  52                 writew(pad->val, base + pad->offset);
  53 }
  54
  55 static void set_mux_conf_regs(void)
  56 {
  57         switch (omap_hw_init_context()) {
  58         case OMAP_INIT_CONTEXT_SPL:
  59                 set_muxconf_regs_essential();
  60                 break;
  61         case OMAP_INIT_CONTEXT_UBOOT_AFTER_SPL:
  62 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  63                 set_muxconf_regs_non_essential();
  64 #endif
  65                 break;
  66         case OMAP_INIT_CONTEXT_UBOOT_FROM_NOR:
  67         case OMAP_INIT_CONTEXT_UBOOT_AFTER_CH:
  68                 set_muxconf_regs_essential();
  69 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  70                 set_muxconf_regs_non_essential();
  71 #endif
  72                 break;
  73         }
  74 }
  75
  76 u32 cortex_rev(void)
  77 {
  78
  79         unsigned int rev;
  80
  81         /* Read Main ID Register (MIDR) */
  82         asm ("mrc p15, 0, %0, c0, c0, 0" : "=r" (rev));
  83
  84         return rev;
  85 }
  86
  87 void omap_rev_string(void)
  88 {
  89         u32 omap_rev = omap_revision();
  90         u32 soc_variant = (omap_rev & 0xF0000000) >> 28;
  91         u32 omap_variant = (omap_rev & 0xFFFF0000) >> 16;
  92         u32 major_rev = (omap_rev & 0x00000F00) >> 8;
  93         u32 minor_rev = (omap_rev & 0x000000F0) >> 4;
  94
  95         if (soc_variant)
  96                 printf("OMAP");
  97         else
  98                 printf("DRA");
  99         printf("%x ES%x.%x\n", omap_variant, major_rev,
 100                minor_rev);
 101 }
 102
 103 #ifdef CONFIG_SPL_BUILD
 104 void spl_display_print(void)
 105 {
 106         omap_rev_string();
 107 }
 108 #endif
 109
 110 void __weak srcomp_enable(void)
 111 {
 112 }
 113
 114 static void save_omap_boot_params(void)
 115 {
 116         u32 rom_params = *((u32 *)OMAP_SRAM_SCRATCH_BOOT_PARAMS);
 117         u8 boot_device;
 118         u32 dev_desc, dev_data;
 119
 120         if ((rom_params <  NON_SECURE_SRAM_START) ||
 121             (rom_params > NON_SECURE_SRAM_END))
 122                 return;
 123
 124         /*
 125          * rom_params can be type casted to omap_boot_parameters and
 126          * used. But it not correct to assume that romcode structure
 127          * encoding would be same as u-boot. So use the defined offsets.
 128          */
 129         gd->arch.omap_boot_params.omap_bootdevice = boot_device =
 130                                    *((u8 *)(rom_params + BOOT_DEVICE_OFFSET));
 131
 132         gd->arch.omap_boot_params.ch_flags =
 133                                 *((u8 *)(rom_params + CH_FLAGS_OFFSET));
 134
 135         if ((boot_device >= MMC_BOOT_DEVICES_START) &&
 136             (boot_device <= MMC_BOOT_DEVICES_END)) {
 137                 if ((omap_hw_init_context() ==
 138                                       OMAP_INIT_CONTEXT_UBOOT_AFTER_SPL)) {
 139                         gd->arch.omap_boot_params.omap_bootmode =
 140                         *((u8 *)(rom_params + BOOT_MODE_OFFSET));
 141                 } else {
 142                         dev_desc = *((u32 *)(rom_params + DEV_DESC_PTR_OFFSET));
 143                         dev_data = *((u32 *)(dev_desc + DEV_DATA_PTR_OFFSET));
 144                         gd->arch.omap_boot_params.omap_bootmode =
 145                                         *((u32 *)(dev_data + BOOT_MODE_OFFSET));
 146                 }
 147         }
 148 }
 149
 150 /*
 151  * Routine: s_init
 152  * Description: Does early system init of watchdog, muxing,  andclocks
 153  * Watchdog disable is done always. For the rest what gets done
 154  * depends on the boot mode in which this function is executed
 155  *   1. s_init of SPL running from SRAM
 156  *   2. s_init of U-Boot running from FLASH
 157  *   3. s_init of U-Boot loaded to SDRAM by SPL
 158  *   4. s_init of U-Boot loaded to SDRAM by ROM code using the
 159  *      Configuration Header feature
 160  * Please have a look at the respective functions to see what gets
 161  * done in each of these cases
 162  * This function is called with SRAM stack.
 163  */
 164 void s_init(void)
 165 {
 166         /*
 167          * Save the boot parameters passed from romcode.
 168          * We cannot delay the saving further than this,
 169          * to prevent overwrites.
 170          */
 171 #ifdef CONFIG_SPL_BUILD
 172         save_omap_boot_params();
 173 #endif
 174         init_omap_revision();
 175         hw_data_init();
 176
 177 #ifdef CONFIG_SPL_BUILD
 178         if (warm_reset() && (omap_revision() <= OMAP5430_ES1_0))
 179                 force_emif_self_refresh();
 180 #endif
 181         watchdog_init();
 182         set_mux_conf_regs();
 183 #ifdef CONFIG_SPL_BUILD
 184         srcomp_enable();
 185         setup_clocks_for_console();
 186
 187         gd = &gdata;
 188
 189         preloader_console_init();
 190         do_io_settings();
 191 #endif
 192         prcm_init();
 193 #ifdef CONFIG_SPL_BUILD
 194         timer_init();
 195
 196         /* For regular u-boot sdram_init() is called from dram_init() */
 197         sdram_init();
 198 #endif
 199 }
 200
 201 /*
 202  * Routine: wait_for_command_complete
 203  * Description: Wait for posting to finish on watchdog
 204  */
 205 void wait_for_command_complete(struct watchdog *wd_base)
 206 {
 207         int pending = 1;
 208         do {
 209                 pending = readl(&wd_base->wwps);
 210         } while (pending);
 211 }
 212
 213 /*
 214  * Routine: watchdog_init
 215  * Description: Shut down watch dogs
 216  */
 217 void watchdog_init(void)
 218 {
 219         struct watchdog *wd2_base = (struct watchdog *)WDT2_BASE;
 220
 221         writel(WD_UNLOCK1, &wd2_base->wspr);
 222         wait_for_command_complete(wd2_base);
 223         writel(WD_UNLOCK2, &wd2_base->wspr);
 224 }
 225
 226
 227 /*
 228  * This function finds the SDRAM size available in the system
 229  * based on DMM section configurations
 230  * This is needed because the size of memory installed may be
 231  * different on different versions of the board
 232  */
 233 u32 omap_sdram_size(void)
 234 {
 235         u32 section, i, valid;
 236         u64 sdram_start = 0, sdram_end = 0, addr,
 237             size, total_size = 0, trap_size = 0;
 238
 239         for (i = 0; i < 4; i++) {
 240                 section = __raw_readl(DMM_BASE + i*4);
 241                 valid = (section & EMIF_SDRC_ADDRSPC_MASK) >>
 242                         (EMIF_SDRC_ADDRSPC_SHIFT);
 243                 addr = section & EMIF_SYS_ADDR_MASK;
 244
 245                 /* See if the address is valid */
 246                 if ((addr >= DRAM_ADDR_SPACE_START) &&
 247                     (addr < DRAM_ADDR_SPACE_END)) {
 248                         size = ((section & EMIF_SYS_SIZE_MASK) >>
 249                                    EMIF_SYS_SIZE_SHIFT);
 250                         size = 1 << size;
 251                         size *= SZ_16M;
 252
 253                         if (valid != DMM_SDRC_ADDR_SPC_INVALID) {
 254                                 if (!sdram_start || (addr < sdram_start))
 255                                         sdram_start = addr;
 256                                 if (!sdram_end || ((addr + size) > sdram_end))
 257                                         sdram_end = addr + size;
 258                         } else {
 259                                 trap_size = size;
 260                         }
 261
 262                 }
 263
 264         }
 265         total_size = (sdram_end - sdram_start) - (trap_size);
 266
 267         return total_size;
 268 }
 269
 270
 271 /*
 272  * Routine: dram_init
 273  * Description: sets uboots idea of sdram size
 274  */
 275 int dram_init(void)
 276 {
 277         sdram_init();
 278         gd->ram_size = omap_sdram_size();
 279         return 0;
 280 }
 281
 282 /*
 283  * Print board information
 284  */
 285 int checkboard(void)
 286 {
 287         puts(sysinfo.board_string);
 288         return 0;
 289 }
 290
 291 /*
 292  *  get_device_type(): tell if GP/HS/EMU/TST
 293  */
 294 u32 get_device_type(void)
 295 {
 296         return (readl((*ctrl)->control_status) &
 297                                       (DEVICE_TYPE_MASK)) >> DEVICE_TYPE_SHIFT;
 298 }
 299
 300 /*
 301  * Print CPU information
 302  */
 303 int print_cpuinfo(void)
 304 {
 305         puts("CPU  : ");
 306         omap_rev_string();
 307
 308         return 0;
 309 }
 310 #ifndef CONFIG_SYS_DCACHE_OFF
 311 void enable_caches(void)
 312 {
 313         /* Enable D-cache. I-cache is already enabled in start.S */
 314         dcache_enable();
 315 }
 316
 317 void dram_bank_mmu_setup(int bank)
 318 {
 319         bd_t *bd = gd->bd;
 320         int     i;
 321
 322         u32 start = bd->bi_dram[bank].start >> 20;
 323         u32 size = bd->bi_dram[bank].size >> 20;
 324         u32 end = start + size;
 325
 326         debug("%s: bank: %d\n", __func__, bank);
 327         for (i = start; i < end; i++)
 328                 set_section_dcache(i, ARMV7_DCACHE_WRITEBACK);
 329
 330 }
 331
 332 void arm_init_domains(void)
 333 {
 334         u32 reg;
 335
 336         reg = get_dacr();
 337         /*
 338         * Set DOMAIN to client access so that all permissions
 339         * set in pagetables are validated by the mmu.
 340         */
 341         reg &= ~ARMV7_DOMAIN_MASK;
 342         reg |= ARMV7_DOMAIN_CLIENT;
 343         set_dacr(reg);
 344 }
 345 #endif