arch/arm/cpu/armv7/omap3/mem.c

   1 /*
   2  * (C) Copyright 2008
   3  * Texas Instruments, <www.ti.com>
   4  *
   5  * Author :
   6  *     Manikandan Pillai <mani.pillai@ti.com>
   7  *
   8  * Initial Code from:
   9  *     Richard Woodruff <r-woodruff2@ti.com>
  10  *     Syed Mohammed Khasim <khasim@ti.com>
  11  *
  12  * This program is free software; you can redistribute it and/or
  13  * modify it under the terms of the GNU General Public License as
  14  * published by the Free Software Foundation; either version 2 of
  15  * the License, or (at your option) any later version.
  16  *
  17  * This program is distributed in the hope that it will be useful,
  18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  * GNU General Public License for more details.
  21  *
  22  * You should have received a copy of the GNU General Public License
  23  * along with this program; if not, write to the Free Software
  24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  25  * MA 02111-1307 USA
  26  */
  27
  28 #include <common.h>
  29 #include <asm/io.h>
  30 #include <asm/arch/mem.h>
  31 #include <asm/arch/sys_proto.h>
  32 #include <command.h>
  33
  34 struct gpmc *gpmc_cfg;
  35
  36 #if defined(CONFIG_CMD_NAND)
  37 static const u32 gpmc_m_nand[GPMC_MAX_REG] = {
  38         M_NAND_GPMC_CONFIG1,
  39         M_NAND_GPMC_CONFIG2,
  40         M_NAND_GPMC_CONFIG3,
  41         M_NAND_GPMC_CONFIG4,
  42         M_NAND_GPMC_CONFIG5,
  43         M_NAND_GPMC_CONFIG6, 0
  44 };
  45
  46 #if defined(CONFIG_ENV_IS_IN_NAND)
  47 #define GPMC_CS 0
  48 #else
  49 #define GPMC_CS 1
  50 #endif
  51
  52 #endif
  53
  54 #if defined(CONFIG_CMD_ONENAND)
  55 static const u32 gpmc_onenand[GPMC_MAX_REG] = {
  56         ONENAND_GPMC_CONFIG1,
  57         ONENAND_GPMC_CONFIG2,
  58         ONENAND_GPMC_CONFIG3,
  59         ONENAND_GPMC_CONFIG4,
  60         ONENAND_GPMC_CONFIG5,
  61         ONENAND_GPMC_CONFIG6, 0
  62 };
  63
  64 #if defined(CONFIG_ENV_IS_IN_ONENAND)
  65 #define GPMC_CS 0
  66 #else
  67 #define GPMC_CS 1
  68 #endif
  69
  70 #endif
  71
  72 /********************************************************
  73  *  mem_ok() - test used to see if timings are correct
  74  *             for a part. Helps in guessing which part
  75  *             we are currently using.
  76  *******************************************************/
  77 u32 mem_ok(u32 cs)
  78 {
  79         u32 val1, val2, addr;
  80         u32 pattern = 0x12345678;
  81
  82         addr = OMAP34XX_SDRC_CS0 + get_sdr_cs_offset(cs);
  83
  84         writel(0x0, addr + 0x400);      /* clear pos A */
  85         writel(pattern, addr);          /* pattern to pos B */
  86         writel(0x0, addr + 4);          /* remove pattern off the bus */
  87         val1 = readl(addr + 0x400);     /* get pos A value */
  88         val2 = readl(addr);             /* get val2 */
  89
  90         if ((val1 != 0) || (val2 != pattern))   /* see if pos A val changed */
  91                 return 0;
  92         else
  93                 return 1;
  94 }
  95
  96 void enable_gpmc_cs_config(const u32 *gpmc_config, struct gpmc_cs *cs, u32 base,
  97                         u32 size)
  98 {
  99         writel(0, &cs->config7);
 100         sdelay(1000);
 101         /* Delay for settling */
 102         writel(gpmc_config[0], &cs->config1);
 103         writel(gpmc_config[1], &cs->config2);
 104         writel(gpmc_config[2], &cs->config3);
 105         writel(gpmc_config[3], &cs->config4);
 106         writel(gpmc_config[4], &cs->config5);
 107         writel(gpmc_config[5], &cs->config6);
 108         /* Enable the config */
 109         writel((((size & 0xF) << 8) | ((base >> 24) & 0x3F) |
 110                 (1 << 6)), &cs->config7);
 111         sdelay(2000);
 112 }
 113
 114 /*****************************************************
 115  * gpmc_init(): init gpmc bus
 116  * Init GPMC for x16, MuxMode (SDRAM in x32).
 117  * This code can only be executed from SRAM or SDRAM.
 118  *****************************************************/
 119 void gpmc_init(void)
 120 {
 121         /* putting a blanket check on GPMC based on ZeBu for now */
 122         gpmc_cfg = (struct gpmc *)GPMC_BASE;
 123 #if defined(CONFIG_CMD_NAND) || defined(CONFIG_CMD_ONENAND)
 124         const u32 *gpmc_config = NULL;
 125         u32 base = 0;
 126         u32 size = 0;
 127 #endif
 128         u32 config = 0;
 129
 130         /* global settings */
 131         writel(0, &gpmc_cfg->irqenable); /* isr's sources masked */
 132         writel(0, &gpmc_cfg->timeout_control);/* timeout disable */
 133
 134         config = readl(&gpmc_cfg->config);
 135         config &= (~0xf00);
 136         writel(config, &gpmc_cfg->config);
 137
 138         /*
 139          * Disable the GPMC0 config set by ROM code
 140          * It conflicts with our MPDB (both at 0x08000000)
 141          */
 142         writel(0, &gpmc_cfg->cs[0].config7);
 143         sdelay(1000);
 144
 145 #if defined(CONFIG_CMD_NAND)    /* CS 0 */
 146         gpmc_config = gpmc_m_nand;
 147
 148         base = PISMO1_NAND_BASE;
 149         size = PISMO1_NAND_SIZE;
 150         enable_gpmc_cs_config(gpmc_config, &gpmc_cfg->cs[0], base, size);
 151 #endif
 152
 153 #if defined(CONFIG_CMD_ONENAND)
 154         gpmc_config = gpmc_onenand;
 155         base = PISMO1_ONEN_BASE;
 156         size = PISMO1_ONEN_SIZE;
 157         enable_gpmc_cs_config(gpmc_config, &gpmc_cfg->cs[0], base, size);
 158 #endif
 159 }