]> git.kernelconcepts.de Git - karo-tx-uboot.git/blob - arch/arm/cpu/armv7/start.S
27be451a89d5d39eed7e9809c04853954661b9dc
[karo-tx-uboot.git] / arch / arm / cpu / armv7 / start.S
1 /*
2  * armboot - Startup Code for OMAP3530/ARM Cortex CPU-core
3  *
4  * Copyright (c) 2004   Texas Instruments <r-woodruff2@ti.com>
5  *
6  * Copyright (c) 2001   Marius Gröger <mag@sysgo.de>
7  * Copyright (c) 2002   Alex Züpke <azu@sysgo.de>
8  * Copyright (c) 2002   Gary Jennejohn <garyj@denx.de>
9  * Copyright (c) 2003   Richard Woodruff <r-woodruff2@ti.com>
10  * Copyright (c) 2003   Kshitij <kshitij@ti.com>
11  * Copyright (c) 2006-2008 Syed Mohammed Khasim <x0khasim@ti.com>
12  *
13  * SPDX-License-Identifier:     GPL-2.0+
14  */
15
16 #include <asm-offsets.h>
17 #include <config.h>
18 #include <version.h>
19 #include <asm/system.h>
20 #include <linux/linkage.h>
21
22 .globl _start
23 _start: b       reset
24         ldr     pc, _undefined_instruction
25         ldr     pc, _software_interrupt
26         ldr     pc, _prefetch_abort
27         ldr     pc, _data_abort
28         ldr     pc, _not_used
29         ldr     pc, _irq
30         ldr     pc, _fiq
31 #ifdef CONFIG_SPL_BUILD
32 _undefined_instruction: .word _undefined_instruction
33 _software_interrupt:    .word _software_interrupt
34 _prefetch_abort:        .word _prefetch_abort
35 _data_abort:            .word _data_abort
36 _not_used:              .word _not_used
37 _irq:                   .word _irq
38 _fiq:                   .word _fiq
39 _pad:                   .word 0x12345678 /* now 16*4=64 */
40 #else
41 .globl _undefined_instruction
42 _undefined_instruction: .word undefined_instruction
43 .globl _software_interrupt
44 _software_interrupt:    .word software_interrupt
45 .globl _prefetch_abort
46 _prefetch_abort:        .word prefetch_abort
47 .globl _data_abort
48 _data_abort:            .word data_abort
49 .globl _not_used
50 _not_used:              .word not_used
51 .globl _irq
52 _irq:                   .word irq
53 .globl _fiq
54 _fiq:                   .word fiq
55 _pad:                   .word 0x12345678 /* now 16*4=64 */
56 #endif  /* CONFIG_SPL_BUILD */
57
58 .global _end_vect
59 _end_vect:
60
61         .balignl 16,0xdeadbeef
62 /*************************************************************************
63  *
64  * Startup Code (reset vector)
65  *
66  * do important init only if we don't start from memory!
67  * setup Memory and board specific bits prior to relocation.
68  * relocate armboot to ram
69  * setup stack
70  *
71  *************************************************************************/
72
73 #ifdef CONFIG_USE_IRQ
74 /* IRQ stack memory (calculated at run-time) */
75 .globl IRQ_STACK_START
76 IRQ_STACK_START:
77         .word   0x0badc0de
78
79 /* IRQ stack memory (calculated at run-time) */
80 .globl FIQ_STACK_START
81 FIQ_STACK_START:
82         .word 0x0badc0de
83 #endif
84
85 /* IRQ stack memory (calculated at run-time) + 8 bytes */
86 .globl IRQ_STACK_START_IN
87 IRQ_STACK_START_IN:
88         .word   0x0badc0de
89
90 /*
91  * the actual reset code
92  */
93
94 reset:
95         bl      save_boot_params
96         /*
97          * disable interrupts (FIQ and IRQ), also set the cpu to SVC32 mode,
98          * except if in HYP mode already
99          */
100         mrs     r0, cpsr
101         and     r1, r0, #0x1f           @ mask mode bits
102         teq     r1, #0x1a               @ test for HYP mode
103         bicne   r0, r0, #0x1f           @ clear all mode bits
104         orrne   r0, r0, #0x13           @ set SVC mode
105         orr     r0, r0, #0xc0           @ disable FIQ and IRQ
106         msr     cpsr,r0
107
108 /*
109  * Setup vector:
110  * (OMAP4 spl TEXT_BASE is not 32 byte aligned.
111  * Continue to use ROM code vector only in OMAP4 spl)
112  */
113 #if !(defined(CONFIG_OMAP44XX) && defined(CONFIG_SPL_BUILD))
114         /* Set V=0 in CP15 SCTRL register - for VBAR to point to vector */
115         mrc     p15, 0, r0, c1, c0, 0   @ Read CP15 SCTRL Register
116         bic     r0, #CR_V               @ V = 0
117         mcr     p15, 0, r0, c1, c0, 0   @ Write CP15 SCTRL Register
118
119         /* Set vector address in CP15 VBAR register */
120         ldr     r0, =_start
121         mcr     p15, 0, r0, c12, c0, 0  @Set VBAR
122 #endif
123
124         /* the mask ROM code should have PLL and others stable */
125 #ifndef CONFIG_SKIP_LOWLEVEL_INIT
126         bl      cpu_init_cp15
127         bl      cpu_init_crit
128 #endif
129
130         bl      _main
131
132 /*------------------------------------------------------------------------------*/
133
134 ENTRY(c_runtime_cpu_setup)
135 /*
136  * If I-cache is enabled invalidate it
137  */
138 #ifndef CONFIG_SYS_ICACHE_OFF
139         mcr     p15, 0, r0, c7, c5, 0   @ invalidate icache
140         mcr     p15, 0, r0, c7, c10, 4  @ DSB
141         mcr     p15, 0, r0, c7, c5, 4   @ ISB
142 #endif
143 /*
144  * Move vector table
145  */
146         /* Set vector address in CP15 VBAR register */
147         ldr     r0, =_start
148         mcr     p15, 0, r0, c12, c0, 0  @Set VBAR
149
150         bx      lr
151
152 ENDPROC(c_runtime_cpu_setup)
153
154 /*************************************************************************
155  *
156  * void save_boot_params(u32 r0, u32 r1, u32 r2, u32 r3)
157  *      __attribute__((weak));
158  *
159  * Stack pointer is not yet initialized at this moment
160  * Don't save anything to stack even if compiled with -O0
161  *
162  *************************************************************************/
163 ENTRY(save_boot_params)
164         bx      lr                      @ back to my caller
165 ENDPROC(save_boot_params)
166         .weak   save_boot_params
167
168 /*************************************************************************
169  *
170  * cpu_init_cp15
171  *
172  * Setup CP15 registers (cache, MMU, TLBs). The I-cache is turned on unless
173  * CONFIG_SYS_ICACHE_OFF is defined.
174  *
175  *************************************************************************/
176 ENTRY(cpu_init_cp15)
177         /*
178          * Invalidate L1 I/D
179          */
180         mov     r0, #0                  @ set up for MCR
181         mcr     p15, 0, r0, c8, c7, 0   @ invalidate TLBs
182         mcr     p15, 0, r0, c7, c5, 0   @ invalidate icache
183         mcr     p15, 0, r0, c7, c5, 6   @ invalidate BP array
184         mcr     p15, 0, r0, c7, c10, 4  @ DSB
185         mcr     p15, 0, r0, c7, c5, 4   @ ISB
186
187         /*
188          * disable MMU stuff and caches
189          */
190         mrc     p15, 0, r0, c1, c0, 0
191         bic     r0, r0, #0x00002000     @ clear bits 13 (--V-)
192         bic     r0, r0, #0x00000007     @ clear bits 2:0 (-CAM)
193         orr     r0, r0, #0x00000002     @ set bit 1 (--A-) Align
194         orr     r0, r0, #0x00000800     @ set bit 11 (Z---) BTB
195 #ifdef CONFIG_SYS_ICACHE_OFF
196         bic     r0, r0, #0x00001000     @ clear bit 12 (I) I-cache
197 #else
198         orr     r0, r0, #0x00001000     @ set bit 12 (I) I-cache
199 #endif
200         mcr     p15, 0, r0, c1, c0, 0
201
202 #ifdef CONFIG_ARM_ERRATA_716044
203         mrc     p15, 0, r0, c1, c0, 0   @ read system control register
204         orr     r0, r0, #1 << 11        @ set bit #11
205         mcr     p15, 0, r0, c1, c0, 0   @ write system control register
206 #endif
207
208 #if (defined(CONFIG_ARM_ERRATA_742230) || defined(CONFIG_ARM_ERRATA_794072))
209         mrc     p15, 0, r0, c15, c0, 1  @ read diagnostic register
210         orr     r0, r0, #1 << 4         @ set bit #4
211         mcr     p15, 0, r0, c15, c0, 1  @ write diagnostic register
212 #endif
213
214 #ifdef CONFIG_ARM_ERRATA_743622
215         mrc     p15, 0, r0, c15, c0, 1  @ read diagnostic register
216         orr     r0, r0, #1 << 6         @ set bit #6
217         mcr     p15, 0, r0, c15, c0, 1  @ write diagnostic register
218 #endif
219
220 #ifdef CONFIG_ARM_ERRATA_751472
221         mrc     p15, 0, r0, c15, c0, 1  @ read diagnostic register
222         orr     r0, r0, #1 << 11        @ set bit #11
223         mcr     p15, 0, r0, c15, c0, 1  @ write diagnostic register
224 #endif
225 #ifdef CONFIG_ARM_ERRATA_761320
226         mrc     p15, 0, r0, c15, c0, 1  @ read diagnostic register
227         orr     r0, r0, #1 << 21        @ set bit #21
228         mcr     p15, 0, r0, c15, c0, 1  @ write diagnostic register
229 #endif
230
231         mov     pc, lr                  @ back to my caller
232 ENDPROC(cpu_init_cp15)
233
234 #ifndef CONFIG_SKIP_LOWLEVEL_INIT
235 /*************************************************************************
236  *
237  * CPU_init_critical registers
238  *
239  * setup important registers
240  * setup memory timing
241  *
242  *************************************************************************/
243 ENTRY(cpu_init_crit)
244         /*
245          * Jump to board specific initialization...
246          * The Mask ROM will have already initialized
247          * basic memory. Go here to bump up clock rate and handle
248          * wake up conditions.
249          */
250         b       lowlevel_init           @ go setup pll,mux,memory
251 ENDPROC(cpu_init_crit)
252 #endif
253
254 #ifndef CONFIG_SPL_BUILD
255 /*
256  *************************************************************************
257  *
258  * Interrupt handling
259  *
260  *************************************************************************
261  */
262 @
263 @ IRQ stack frame.
264 @
265 #define S_FRAME_SIZE    72
266
267 #define S_OLD_R0        68
268 #define S_PSR           64
269 #define S_PC            60
270 #define S_LR            56
271 #define S_SP            52
272
273 #define S_IP            48
274 #define S_FP            44
275 #define S_R10           40
276 #define S_R9            36
277 #define S_R8            32
278 #define S_R7            28
279 #define S_R6            24
280 #define S_R5            20
281 #define S_R4            16
282 #define S_R3            12
283 #define S_R2            8
284 #define S_R1            4
285 #define S_R0            0
286
287 #define MODE_SVC 0x13
288 #define I_BIT    0x80
289
290 /*
291  * use bad_save_user_regs for abort/prefetch/undef/swi ...
292  * use irq_save_user_regs / irq_restore_user_regs for IRQ/FIQ handling
293  */
294
295         .macro  bad_save_user_regs
296         sub     sp, sp, #S_FRAME_SIZE           @ carve out a frame on current
297                                                 @ user stack
298         stmia   sp, {r0 - r12}                  @ Save user registers (now in
299                                                 @ svc mode) r0-r12
300         ldr     r2, IRQ_STACK_START_IN          @ set base 2 words into abort
301                                                 @ stack
302         ldmia   r2, {r2 - r3}                   @ get values for "aborted" pc
303                                                 @ and cpsr (into parm regs)
304         add     r0, sp, #S_FRAME_SIZE           @ grab pointer to old stack
305
306         add     r5, sp, #S_SP
307         mov     r1, lr
308         stmia   r5, {r0 - r3}                   @ save sp_SVC, lr_SVC, pc, cpsr
309         mov     r0, sp                          @ save current stack into r0
310                                                 @ (param register)
311         .endm
312
313         .macro  irq_save_user_regs
314         sub     sp, sp, #S_FRAME_SIZE
315         stmia   sp, {r0 - r12}                  @ Calling r0-r12
316         add     r8, sp, #S_PC                   @ !! R8 NEEDS to be saved !!
317                                                 @ a reserved stack spot would
318                                                 @ be good.
319         stmdb   r8, {sp, lr}^                   @ Calling SP, LR
320         str     lr, [r8, #0]                    @ Save calling PC
321         mrs     r6, spsr
322         str     r6, [r8, #4]                    @ Save CPSR
323         str     r0, [r8, #8]                    @ Save OLD_R0
324         mov     r0, sp
325         .endm
326
327         .macro  irq_restore_user_regs
328         ldmia   sp, {r0 - lr}^                  @ Calling r0 - lr
329         mov     r0, r0
330         ldr     lr, [sp, #S_PC]                 @ Get PC
331         add     sp, sp, #S_FRAME_SIZE
332         subs    pc, lr, #4                      @ return & move spsr_svc into
333                                                 @ cpsr
334         .endm
335
336         .macro get_bad_stack
337         ldr     r13, IRQ_STACK_START_IN         @ setup our mode stack (enter
338                                                 @ in banked mode)
339
340         str     lr, [r13]                       @ save caller lr in position 0
341                                                 @ of saved stack
342         mrs     lr, spsr                        @ get the spsr
343         str     lr, [r13, #4]                   @ save spsr in position 1 of
344                                                 @ saved stack
345
346         mov     r13, #MODE_SVC                  @ prepare SVC-Mode
347         @ msr   spsr_c, r13
348         msr     spsr, r13                       @ switch modes, make sure
349                                                 @ moves will execute
350         mov     lr, pc                          @ capture return pc
351         movs    pc, lr                          @ jump to next instruction &
352                                                 @ switch modes.
353         .endm
354
355         .macro get_bad_stack_swi
356         sub     r13, r13, #4                    @ space on current stack for
357                                                 @ scratch reg.
358         str     r0, [r13]                       @ save R0's value.
359         ldr     r0, IRQ_STACK_START_IN          @ get data regions start
360                                                 @ spots for abort stack
361         str     lr, [r0]                        @ save caller lr in position 0
362                                                 @ of saved stack
363         mrs     lr, spsr                        @ get the spsr
364         str     lr, [r0, #4]                    @ save spsr in position 1 of
365                                                 @ saved stack
366         ldr     lr, [r0]                        @ restore lr
367         ldr     r0, [r13]                       @ restore r0
368         add     r13, r13, #4                    @ pop stack entry
369         .endm
370
371         .macro get_irq_stack                    @ setup IRQ stack
372         ldr     sp, IRQ_STACK_START
373         .endm
374
375         .macro get_fiq_stack                    @ setup FIQ stack
376         ldr     sp, FIQ_STACK_START
377         .endm
378
379 /*
380  * exception handlers
381  */
382         .align  5
383 undefined_instruction:
384         get_bad_stack
385         bad_save_user_regs
386         bl      do_undefined_instruction
387
388         .align  5
389 software_interrupt:
390         get_bad_stack_swi
391         bad_save_user_regs
392         bl      do_software_interrupt
393
394         .align  5
395 prefetch_abort:
396         get_bad_stack
397         bad_save_user_regs
398         bl      do_prefetch_abort
399
400         .align  5
401 data_abort:
402         get_bad_stack
403         bad_save_user_regs
404         bl      do_data_abort
405
406         .align  5
407 not_used:
408         get_bad_stack
409         bad_save_user_regs
410         bl      do_not_used
411
412 #ifdef CONFIG_USE_IRQ
413
414         .align  5
415 irq:
416         get_irq_stack
417         irq_save_user_regs
418         bl      do_irq
419         irq_restore_user_regs
420
421         .align  5
422 fiq:
423         get_fiq_stack
424         /* someone ought to write a more effective fiq_save_user_regs */
425         irq_save_user_regs
426         bl      do_fiq
427         irq_restore_user_regs
428
429 #else
430
431         .align  5
432 irq:
433         get_bad_stack
434         bad_save_user_regs
435         bl      do_irq
436
437         .align  5
438 fiq:
439         get_bad_stack
440         bad_save_user_regs
441         bl      do_fiq
442
443 #endif /* CONFIG_USE_IRQ */
444 #endif /* CONFIG_SPL_BUILD */