]> git.kernelconcepts.de Git - karo-tx-uboot.git/blob - arch/arm/include/asm/arch-at91/at91sam9260.h
arm920t/at91: add at91rm9200_devices.c
[karo-tx-uboot.git] / arch / arm / include / asm / arch-at91 / at91sam9260.h
1 /*
2  * [origin: Linux kernel include/asm-arm/arch-at91/at91sam9260.h]
3  *
4  * (C) 2006 Andrew Victor
5  * (C) Copyright 2010
6  * Reinhard Meyer, EMK Elektronik, reinhard.meyer@emk-elektronik.de
7  *
8  * Definitions for the SoCs:
9  * AT91SAM9260, AT91SAM9G20, AT91SAM9XE
10  *
11  * Note that those SoCs are mostly software and pin compatible,
12  * therefore this file applies to all of them. Differences between
13  * those SoCs are concentrated at the end of this file.
14  *
15  * This program is free software; you can redistribute it and/or modify
16  * it under the terms of the GNU General Public License as published by
17  * the Free Software Foundation; either version 2 of the License, or
18  * (at your option) any later version.
19  */
20
21 #ifndef AT91SAM9260_H
22 #define AT91SAM9260_H
23
24 /*
25  * defines to be used in other places
26  */
27 #define CONFIG_ARM926EJS        /* ARM926EJS Core */
28 #define CONFIG_AT91FAMILY       /* it's a member of AT91 */
29
30 /*
31  * Peripheral identifiers/interrupts.
32  */
33 #define ATMEL_ID_FIQ    0       /* Advanced Interrupt Controller (FIQ) */
34 #define ATMEL_ID_SYS    1       /* System Peripherals */
35 #define ATMEL_ID_PIOA   2       /* Parallel IO Controller A */
36 #define ATMEL_ID_PIOB   3       /* Parallel IO Controller B */
37 #define ATMEL_ID_PIOC   4       /* Parallel IO Controller C */
38 #define ATMEL_ID_ADC    5       /* Analog-to-Digital Converter */
39 #define ATMEL_ID_USART0 6       /* USART 0 */
40 #define ATMEL_ID_USART1 7       /* USART 1 */
41 #define ATMEL_ID_USART2 8       /* USART 2 */
42 #define ATMEL_ID_MCI    9       /* Multimedia Card Interface */
43 #define ATMEL_ID_UDP    10      /* USB Device Port */
44 #define ATMEL_ID_TWI0   11      /* Two-Wire Interface 0 */
45 #define ATMEL_ID_SPI0   12      /* Serial Peripheral Interface 0 */
46 #define ATMEL_ID_SPI1   13      /* Serial Peripheral Interface 1 */
47 #define ATMEL_ID_SSC0   14      /* Serial Synchronous Controller 0 */
48 /* Reserved:            15 */
49 /* Reserved:            16 */
50 #define ATMEL_ID_TC0    17      /* Timer Counter 0 */
51 #define ATMEL_ID_TC1    18      /* Timer Counter 1 */
52 #define ATMEL_ID_TC2    19      /* Timer Counter 2 */
53 #define ATMEL_ID_UHP    20      /* USB Host port */
54 #define ATMEL_ID_EMAC0  21      /* Ethernet 0 */
55 #define ATMEL_ID_ISI    22      /* Image Sensor Interface */
56 #define ATMEL_ID_USART3 23      /* USART 3 */
57 #define ATMEL_ID_USART4 24      /* USART 4 */
58 /* USART5 or TWI1:      25 */
59 #define ATMEL_ID_TC3    26      /* Timer Counter 3 */
60 #define ATMEL_ID_TC4    27      /* Timer Counter 4 */
61 #define ATMEL_ID_TC5    28      /* Timer Counter 5 */
62 #define ATMEL_ID_IRQ0   29      /* Advanced Interrupt Controller (IRQ0) */
63 #define ATMEL_ID_IRQ1   30      /* Advanced Interrupt Controller (IRQ1) */
64 #define ATMEL_ID_IRQ2   31      /* Advanced Interrupt Controller (IRQ2) */
65
66 /*
67  * User Peripherals physical base addresses.
68  */
69 #define ATMEL_BASE_TCB0         0xfffa0000
70 #define ATMEL_BASE_TC0          0xfffa0000
71 #define ATMEL_BASE_TC1          0xfffa0040
72 #define ATMEL_BASE_TC2          0xfffa0080
73 #define ATMEL_BASE_UDP0         0xfffa4000
74 #define ATMEL_BASE_MCI          0xfffa8000
75 #define ATMEL_BASE_TWI0         0xfffac000
76 #define ATMEL_BASE_USART0       0xfffb0000
77 #define ATMEL_BASE_USART1       0xfffb4000
78 #define ATMEL_BASE_USART2       0xfffb8000
79 #define ATMEL_BASE_SSC0         0xfffbc000
80 #define ATMEL_BASE_ISI0         0xfffc0000
81 #define ATMEL_BASE_EMAC0        0xfffc4000
82 #define ATMEL_BASE_SPI0         0xfffc8000
83 #define ATMEL_BASE_SPI1         0xfffcc000
84 #define ATMEL_BASE_USART3       0xfffd0000
85 #define ATMEL_BASE_USART4       0xfffd4000
86 /* USART5 or TWI1:              0xfffd8000 */
87 #define ATMEL_BASE_TCB1         0xfffdc000
88 #define ATMEL_BASE_TC3          0xfffdc000
89 #define ATMEL_BASE_TC4          0xfffdc040
90 #define ATMEL_BASE_TC5          0xfffdc080
91 #define ATMEL_BASE_ADC          0xfffe0000
92 /* Reserved:    0xfffe4000 - 0xffffe7ff */
93
94 /*
95  * System Peripherals physical base addresses.
96  */
97 #define ATMEL_BASE_SYS          0xffffe800
98 #define ATMEL_BASE_SDRAMC       0xffffea00
99 #define ATMEL_BASE_SMC          0xffffec00
100 #define ATMEL_BASE_MATRIX       0xffffee00
101 #define ATMEL_BASE_AIC          0xfffff000
102 #define ATMEL_BASE_DBGU         0xfffff200
103 #define ATMEL_BASE_PIOA         0xfffff400
104 #define ATMEL_BASE_PIOB         0xfffff600
105 #define ATMEL_BASE_PIOC         0xfffff800
106 /* EEFC:                        0xfffffa00 */
107 #define ATMEL_BASE_PMC          0xfffffc00
108 #define ATMEL_BASE_RSTC         0xfffffd00
109 #define ATMEL_BASE_SHDWN        0xfffffd10
110 #define ATMEL_BASE_RTT          0xfffffd20
111 #define ATMEL_BASE_PIT          0xfffffd30
112 #define ATMEL_BASE_WDT          0xfffffd40
113 /* GPBR(non-XE SoCs):           0xfffffd50 */
114 /* GPBR(XE SoCs):               0xfffffd60 */
115 /* Reserved:    0xfffffd70 - 0xffffffff */
116
117 /*
118  * Internal Memory common on all these SoCs
119  */
120 #define ATMEL_BASE_BOOT         0x00000000      /* Boot mapped area */
121 #define ATMEL_BASE_ROM          0x00100000      /* Internal ROM base address */
122 /* SRAM or FLASH:               0x00200000 */
123 /* SRAM:                        0x00300000 */
124 /* Reserved:                    0x00400000 */
125 #define ATMEL_UHP_BASE          0x00500000      /* USB Host controller */
126
127 /*
128  * External memory
129  */
130 #define ATMEL_BASE_CS0          0x10000000      /* typically NOR */
131 #define ATMEL_BASE_CS1          0x20000000      /* SDRAM */
132 #define ATMEL_BASE_CS2          0x30000000
133 #define ATMEL_BASE_CS3          0x40000000      /* typically NAND */
134 #define ATMEL_BASE_CS4          0x50000000
135 #define ATMEL_BASE_CS5          0x60000000
136 #define ATMEL_BASE_CS6          0x70000000
137 #define ATMEL_BASE_CS7          0x80000000
138
139 /*
140  * Other misc defines
141  */
142 #define ATMEL_PIO_PORTS         3               /* these SoCs have 3 PIO */
143 #define ATMEL_PMC_UHP           AT91SAM926x_PMC_UHP
144 #define ATMEL_BASE_PIO          ATMEL_BASE_PIOA
145
146 /*
147  * SoC specific defines
148  */
149 #if defined(CONFIG_AT91SAM9XE)
150 # define ATMEL_CPU_NAME         "AT91SAM9XE"
151 # define ATMEL_ID_TWI1          25      /* TWI 1 */
152 # define ATMEL_BASE_FLASH       0x00200000      /* Internal FLASH */
153 # define ATMEL_BASE_SRAM        0x00300000      /* Internal SRAM */
154 # define ATMEL_BASE_TWI1        0xfffd8000
155 # define ATMEL_BASE_EEFC        0xfffffa00
156 # define ATMEL_BASE_GPBR        0xfffffd60
157 #elif defined(CONFIG_AT91SAM9260)
158 # define ATMEL_CPU_NAME         "AT91SAM9260"
159 # define ATMEL_ID_USART5        25      /* USART 5 */
160 # define ATMEL_BASE_SRAM0       0x00200000      /* Internal SRAM 0 */
161 # define ATMEL_BASE_SRAM1       0x00300000      /* Internal SRAM 1 */
162 # define ATMEL_BASE_USART5      0xfffd8000
163 # define ATMEL_BASE_GPBR        0xfffffd50
164 #elif defined(CONFIG_AT91SAM9G20)
165 # define ATMEL_CPU_NAME         "AT91SAM9G20"
166 # define ATMEL_ID_USART5        25      /* USART 5 */
167 # define ATMEL_BASE_SRAM0       0x00200000      /* Internal SRAM 0 */
168 # define ATMEL_BASE_SRAM1       0x00300000      /* Internal SRAM 1 */
169 # define ATMEL_BASE_USART5      0xfffd8000
170 # define ATMEL_BASE_GPBR        0xfffffd50
171 #endif
172
173 #endif