arch/x86/cpu/coreboot/coreboot.c

   1 /*
   2  * Copyright (c) 2011 The Chromium OS Authors.
   3  * (C) Copyright 2008
   4  * Graeme Russ, graeme.russ@gmail.com.
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #include <common.h>
  26 #include <asm/u-boot-x86.h>
  27 #include <flash.h>
  28 #include <netdev.h>
  29 #include <asm/msr.h>
  30 #include <asm/cache.h>
  31 #include <asm/io.h>
  32 #include <asm/arch-coreboot/tables.h>
  33 #include <asm/arch-coreboot/sysinfo.h>
  34 #include <asm/arch/timestamp.h>
  35
  36 DECLARE_GLOBAL_DATA_PTR;
  37
  38 unsigned long monitor_flash_len = CONFIG_SYS_MONITOR_LEN;
  39
  40 /*
  41  * Miscellaneous platform dependent initializations
  42  */
  43 int cpu_init_f(void)
  44 {
  45         int ret = get_coreboot_info(&lib_sysinfo);
  46         if (ret != 0)
  47                 printf("Failed to parse coreboot tables.\n");
  48
  49         timestamp_init();
  50
  51         return ret;
  52 }
  53
  54 int board_early_init_f(void)
  55 {
  56         return 0;
  57 }
  58
  59 int board_early_init_r(void)
  60 {
  61         /* CPU Speed to 100MHz */
  62         gd->cpu_clk = 100000000;
  63
  64         /* Crystal is 33.000MHz */
  65         gd->bus_clk = 33000000;
  66
  67         return 0;
  68 }
  69
  70 void show_boot_progress(int val)
  71 {
  72         outb(val, 0x80);
  73 }
  74
  75
  76 int last_stage_init(void)
  77 {
  78         return 0;
  79 }
  80
  81 #ifndef CONFIG_SYS_NO_FLASH
  82 ulong board_flash_get_legacy(ulong base, int banknum, flash_info_t *info)
  83 {
  84         return 0;
  85 }
  86 #endif
  87
  88 int board_eth_init(bd_t *bis)
  89 {
  90         return pci_eth_init(bis);
  91 }
  92
  93 void setup_pcat_compatibility()
  94 {
  95 }
  96
  97 #define MTRRphysBase_MSR(reg) (0x200 + 2 * (reg))
  98 #define MTRRphysMask_MSR(reg) (0x200 + 2 * (reg) + 1)
  99
 100 int board_final_cleanup(void)
 101 {
 102         /* Un-cache the ROM so the kernel has one
 103          * more MTRR available.
 104          */
 105         disable_caches();
 106         wrmsrl(MTRRphysBase_MSR(7), 0);
 107         wrmsrl(MTRRphysMask_MSR(7), 0);
 108         enable_caches();
 109
 110         return 0;
 111 }