board/amcc/redwood/init.S

   1 /*
   2  * (C) Copyright 2008
   3  * Feng Kan, Applied Micro Circuits Corp., fkan@amcc.com.
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 #include <ppc_asm.tmpl>
   9 #include <config.h>
  10 #include <asm/mmu.h>
  11 #include <asm/ppc4xx.h>
  12
  13 /**************************************************************************
  14  * TLB TABLE
  15  *
  16  * This table is used by the cpu boot code to setup the initial tlb
  17  * entries. Rather than make broad assumptions in the cpu source tree,
  18  * this table lets each board set things up however they like.
  19  *
  20  *  Pointer to the table is returned in r1
  21  *
  22  *************************************************************************/
  23
  24         .section .bootpg,"ax"
  25         .globl tlbtab
  26 tlbtab:
  27         tlbtab_start
  28
  29         /*
  30          * BOOT_CS (FLASH) must be first. Before relocation SA_I can be off to use the
  31          * speed up boot process. It is patched after relocation to enable SA_I
  32          */
  33         tlbentry(0xff000000, SZ_16M, 0xff000000, 4, AC_RWX | SA_G)
  34
  35         /*
  36          * TLB entries for SDRAM are not needed on this platform.
  37          * They are dynamically generated in the SPD DDR(2) detection
  38          * routine.
  39          */
  40
  41         /* Although 512 KB, map 256k at a time */
  42         tlbentry(CONFIG_SYS_ISRAM_BASE, SZ_256K, 0x00000000, 4, AC_RWX | SA_I)
  43         tlbentry(CONFIG_SYS_ISRAM_BASE + 0x40000, SZ_256K, 0x00040000, 4, AC_RWX | SA_I)
  44
  45         tlbentry(CONFIG_SYS_OPER_FLASH, SZ_16M, 0xE7000000, 4,AC_RWX | SA_IG)
  46
  47         /*
  48          * Peripheral base
  49          */
  50         tlbentry(CONFIG_SYS_PERIPHERAL_BASE, SZ_16K, 0xEF600000, 4, AC_RW | SA_IG)
  51
  52         tlbentry(CONFIG_SYS_PCIE0_XCFGBASE,SZ_16M, 0x00000000, 0xC, AC_RW | SA_IG)
  53         tlbentry(CONFIG_SYS_PCIE1_XCFGBASE,SZ_16M, 0x10000000, 0xC, AC_RW | SA_IG)
  54         tlbentry(CONFIG_SYS_PCIE2_XCFGBASE,SZ_16M, 0x20000000, 0xC, AC_RW | SA_IG)
  55
  56         tlbentry(CONFIG_SYS_PCIE0_MEMBASE, SZ_256M, 0x00000000, 0xD, AC_RW | SA_IG)
  57         tlbentry(CONFIG_SYS_PCIE1_MEMBASE, SZ_256M, 0x00000000, 0xE, AC_RW | SA_IG)
  58
  59         tlbentry(CONFIG_SYS_PCIE0_REGBASE, SZ_64K, 0x30000000, 0xC, AC_RW | SA_IG)
  60         tlbentry(CONFIG_SYS_PCIE1_REGBASE, SZ_64K, 0x30010000, 0xC, AC_RW | SA_IG)
  61         tlbentry(CONFIG_SYS_PCIE2_REGBASE, SZ_64K, 0x30020000, 0xC, AC_RW | SA_IG)
  62         tlbtab_end