board/freescale/c29xpcie/cpld.h

   1 /**
   2  * Copyright 2013 Freescale Semiconductor
   3  * Author: Mingkai Hu <Mingkai.Hu@freescale.com>
   4  *         Po Liu <Po.Liu@freescale.com>
   5  *
   6  * SPDX-License-Identifier:     GPL-2.0+
   7  *
   8  * This file provides support for the ngPIXIS, a board-specific FPGA used on
   9  * some Freescale reference boards.
  10  */
  11
  12 /*
  13  * CPLD register set. Feel free to add board-specific #ifdefs where necessary.
  14  */
  15 struct cpld_data {
  16         u8 chipid1;     /* 0x0 - CPLD Chip ID1 Register */
  17         u8 chipid2;     /* 0x1 - CPLD Chip ID2 Register */
  18         u8 hwver;       /* 0x2 - Hardware Version Register */
  19         u8 cpldver;     /* 0x3 - Software Version Register */
  20         u8 res[12];
  21         u8 rstcon;      /* 0x10 - Reset control register */
  22         u8 flhcsr;      /* 0x11 - Flash control and status Register */
  23         u8 wdcsr;       /* 0x12 - Watchdog control and status Register */
  24         u8 wdkick;      /* 0x13 - Watchdog kick Register */
  25         u8 fancsr;      /* 0x14 - Fan control and status Register */
  26         u8 ledcsr;      /* 0x15 - LED control and status Register */
  27         u8 misccsr;     /* 0x16 - Misc control and status Register */
  28         u8 bootor;      /* 0x17 - Boot configure override Register */
  29         u8 bootcfg1;    /* 0x18 - Boot configure 1 Register */
  30         u8 bootcfg2;    /* 0x19 - Boot configure 2 Register */
  31         u8 bootcfg3;    /* 0x1a - Boot configure 3 Register */
  32         u8 bootcfg4;    /* 0x1b - Boot configure 4 Register */
  33 };
  34
  35 #define CPLD_BANKSEL_EN         0x02
  36 #define CPLD_BANKSEL_MASK       0x3f
  37 #define CPLD_SELECT_BANK1       0xc0
  38 #define CPLD_SELECT_BANK2       0x80
  39 #define CPLD_SELECT_BANK3       0x40
  40 #define CPLD_SELECT_BANK4       0x00