board/freescale/mx6qsabrelite/mx6qsabrelite.c

   1 /*
   2  * Copyright (C) 2010-2011 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <asm/io.h>
  25 #include <asm/arch/imx-regs.h>
  26 #include <asm/arch/mx6x_pins.h>
  27 #include <asm/arch/iomux-v3.h>
  28 #include <asm/errno.h>
  29 #include <asm/gpio.h>
  30 #include <mmc.h>
  31 #include <fsl_esdhc.h>
  32
  33 DECLARE_GLOBAL_DATA_PTR;
  34
  35 #define UART_PAD_CTRL  (PAD_CTL_PKE | PAD_CTL_PUE |            \
  36        PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED |               \
  37        PAD_CTL_DSE_40ohm   | PAD_CTL_SRE_FAST  | PAD_CTL_HYS)
  38
  39 #define USDHC_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE |            \
  40        PAD_CTL_PUS_47K_UP  | PAD_CTL_SPEED_LOW |               \
  41        PAD_CTL_DSE_80ohm   | PAD_CTL_SRE_FAST  | PAD_CTL_HYS)
  42
  43 int dram_init(void)
  44 {
  45        gd->ram_size = get_ram_size((void *)PHYS_SDRAM, PHYS_SDRAM_SIZE);
  46
  47        return 0;
  48 }
  49
  50 iomux_v3_cfg_t uart1_pads[] = {
  51         MX6Q_PAD_SD3_DAT6__UART1_RXD | MUX_PAD_CTRL(UART_PAD_CTRL),
  52         MX6Q_PAD_SD3_DAT7__UART1_TXD | MUX_PAD_CTRL(UART_PAD_CTRL),
  53 };
  54
  55 iomux_v3_cfg_t uart2_pads[] = {
  56        MX6Q_PAD_EIM_D26__UART2_TXD | MUX_PAD_CTRL(UART_PAD_CTRL),
  57        MX6Q_PAD_EIM_D27__UART2_RXD | MUX_PAD_CTRL(UART_PAD_CTRL),
  58 };
  59
  60 iomux_v3_cfg_t usdhc3_pads[] = {
  61        MX6Q_PAD_SD3_CLK__USDHC3_CLK   | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  62        MX6Q_PAD_SD3_CMD__USDHC3_CMD   | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  63        MX6Q_PAD_SD3_DAT0__USDHC3_DAT0 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  64        MX6Q_PAD_SD3_DAT1__USDHC3_DAT1 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  65        MX6Q_PAD_SD3_DAT2__USDHC3_DAT2 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  66        MX6Q_PAD_SD3_DAT3__USDHC3_DAT3 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  67        MX6Q_PAD_SD3_DAT5__GPIO_7_0    | MUX_PAD_CTRL(NO_PAD_CTRL), /* CD */
  68 };
  69
  70 iomux_v3_cfg_t usdhc4_pads[] = {
  71        MX6Q_PAD_SD4_CLK__USDHC4_CLK   | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  72        MX6Q_PAD_SD4_CMD__USDHC4_CMD   | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  73        MX6Q_PAD_SD4_DAT0__USDHC4_DAT0 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  74        MX6Q_PAD_SD4_DAT1__USDHC4_DAT1 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  75        MX6Q_PAD_SD4_DAT2__USDHC4_DAT2 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  76        MX6Q_PAD_SD4_DAT3__USDHC4_DAT3 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
  77        MX6Q_PAD_NANDF_D6__GPIO_2_6    | MUX_PAD_CTRL(NO_PAD_CTRL), /* CD */
  78 };
  79
  80 static void setup_iomux_uart(void)
  81 {
  82         imx_iomux_v3_setup_multiple_pads(uart1_pads, ARRAY_SIZE(uart1_pads));
  83        imx_iomux_v3_setup_multiple_pads(uart2_pads, ARRAY_SIZE(uart2_pads));
  84 }
  85
  86 #ifdef CONFIG_FSL_ESDHC
  87 struct fsl_esdhc_cfg usdhc_cfg[2] = {
  88        {USDHC3_BASE_ADDR, 1},
  89        {USDHC4_BASE_ADDR, 1},
  90 };
  91
  92 int board_mmc_getcd(struct mmc *mmc)
  93 {
  94        struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
  95        int ret;
  96
  97        if (cfg->esdhc_base == USDHC3_BASE_ADDR) {
  98                gpio_direction_input(192); /*GPIO7_0*/
  99                ret = !gpio_get_value(192);
 100        } else {
 101                gpio_direction_input(38); /*GPIO2_6*/
 102                ret = !gpio_get_value(38);
 103        }
 104
 105        return ret;
 106 }
 107
 108 int board_mmc_init(bd_t *bis)
 109 {
 110        s32 status = 0;
 111        u32 index = 0;
 112
 113        for (index = 0; index < CONFIG_SYS_FSL_USDHC_NUM; ++index) {
 114                switch (index) {
 115                case 0:
 116                        imx_iomux_v3_setup_multiple_pads(
 117                                usdhc3_pads, ARRAY_SIZE(usdhc3_pads));
 118                        break;
 119                case 1:
 120                        imx_iomux_v3_setup_multiple_pads(
 121                                usdhc4_pads, ARRAY_SIZE(usdhc4_pads));
 122                        break;
 123                default:
 124                        printf("Warning: you configured more USDHC controllers"
 125                                "(%d) then supported by the board (%d)\n",
 126                                index + 1, CONFIG_SYS_FSL_USDHC_NUM);
 127                        return status;
 128                }
 129
 130                status |= fsl_esdhc_initialize(bis, &usdhc_cfg[index]);
 131        }
 132
 133        return status;
 134 }
 135 #endif
 136
 137 int board_early_init_f(void)
 138 {
 139        setup_iomux_uart();
 140
 141        return 0;
 142 }
 143
 144 int board_init(void)
 145 {
 146        /* address of boot parameters */
 147        gd->bd->bi_boot_params = PHYS_SDRAM + 0x100;
 148
 149        return 0;
 150 }
 151
 152 int checkboard(void)
 153 {
 154        puts("Board: MX6Q-Sabre Lite\n");
 155
 156        return 0;
 157 }