board/nvidia/common/board.c

   1 /*
   2  *  (C) Copyright 2010,2011
   3  *  NVIDIA Corporation <www.nvidia.com>
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <common.h>
  25 #include <ns16550.h>
  26 #include <asm/io.h>
  27 #include <asm/arch/tegra2.h>
  28 #include <asm/arch/sys_proto.h>
  29
  30 #include <asm/arch/clk_rst.h>
  31 #include <asm/arch/clock.h>
  32 #include <asm/arch/pinmux.h>
  33 #include <asm/arch/uart.h>
  34 #include "board.h"
  35
  36 DECLARE_GLOBAL_DATA_PTR;
  37
  38 const struct tegra2_sysinfo sysinfo = {
  39         CONFIG_TEGRA2_BOARD_STRING
  40 };
  41
  42 /*
  43  * Routine: timer_init
  44  * Description: init the timestamp and lastinc value
  45  */
  46 int timer_init(void)
  47 {
  48         return 0;
  49 }
  50
  51 static void enable_uart(enum periph_id pid)
  52 {
  53         /* Assert UART reset and enable clock */
  54         reset_set_enable(pid, 1);
  55         clock_enable(pid);
  56         clock_ll_set_source(pid, 0);    /* UARTx_CLK_SRC = 00, PLLP_OUT0 */
  57
  58         /* wait for 2us */
  59         udelay(2);
  60
  61         /* De-assert reset to UART */
  62         reset_set_enable(pid, 0);
  63 }
  64
  65 /*
  66  * Routine: clock_init_uart
  67  * Description: init the PLL and clock for the UART(s)
  68  */
  69 static void clock_init_uart(void)
  70 {
  71 #if defined(CONFIG_TEGRA2_ENABLE_UARTA)
  72         enable_uart(PERIPH_ID_UART1);
  73 #endif  /* CONFIG_TEGRA2_ENABLE_UARTA */
  74 #if defined(CONFIG_TEGRA2_ENABLE_UARTD)
  75         enable_uart(PERIPH_ID_UART4);
  76 #endif  /* CONFIG_TEGRA2_ENABLE_UARTD */
  77 }
  78
  79 /*
  80  * Routine: pin_mux_uart
  81  * Description: setup the pin muxes/tristate values for the UART(s)
  82  */
  83 static void pin_mux_uart(void)
  84 {
  85 #if defined(CONFIG_TEGRA2_ENABLE_UARTA)
  86         pinmux_set_func(PINGRP_IRRX, PMUX_FUNC_UARTA);
  87         pinmux_set_func(PINGRP_IRTX, PMUX_FUNC_UARTA);
  88
  89         pinmux_tristate_disable(PINGRP_IRRX);
  90         pinmux_tristate_disable(PINGRP_IRTX);
  91 #endif  /* CONFIG_TEGRA2_ENABLE_UARTA */
  92 #if defined(CONFIG_TEGRA2_ENABLE_UARTD)
  93         pinmux_set_func(PINGRP_GMC, PMUX_FUNC_UARTD);
  94
  95         pinmux_tristate_disable(PINGRP_GMC);
  96 #endif  /* CONFIG_TEGRA2_ENABLE_UARTD */
  97 }
  98
  99 /*
 100  * Routine: board_init
 101  * Description: Early hardware init.
 102  */
 103 int board_init(void)
 104 {
 105         clock_init();
 106         clock_verify();
 107
 108         /* boot param addr */
 109         gd->bd->bi_boot_params = (NV_PA_SDRAM_BASE + 0x100);
 110
 111         return 0;
 112 }
 113
 114 #ifdef CONFIG_BOARD_EARLY_INIT_F
 115 int board_early_init_f(void)
 116 {
 117         /* Initialize essential common plls */
 118         clock_early_init();
 119
 120         /* Initialize UART clocks */
 121         clock_init_uart();
 122
 123         /* Initialize periph pinmuxes */
 124         pin_mux_uart();
 125
 126         /* Initialize periph GPIOs */
 127         gpio_config_uart();
 128
 129         /* Init UART, scratch regs, and start CPU */
 130         tegra2_start();
 131         return 0;
 132 }
 133 #endif  /* EARLY_INIT */