board/r2dplus/r2dplus.c

   1 /*
   2  * Copyright (C) 2007,2008
   3  * Nobuhiro Iwamatsu <iwamatsu@nigauri.org>
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <common.h>
  25 #include <ide.h>
  26 #include <asm/processor.h>
  27 #include <asm/pci.h>
  28
  29 int checkboard(void)
  30 {
  31         puts("BOARD: Renesas Solutions R2D Plus\n");
  32         return 0;
  33 }
  34
  35 int board_init(void)
  36 {
  37         return 0;
  38 }
  39
  40 int dram_init (void)
  41 {
  42         DECLARE_GLOBAL_DATA_PTR;
  43
  44         gd->bd->bi_memstart = CFG_SDRAM_BASE;
  45         gd->bd->bi_memsize = CFG_SDRAM_SIZE;
  46         printf("DRAM:  %dMB\n", CFG_SDRAM_SIZE / (1024 * 1024));
  47         return 0;
  48 }
  49
  50 int board_late_init(void)
  51 {
  52         return 0;
  53 }
  54
  55 #define FPGA_BASE          0xA4000000
  56 #define FPGA_CFCTL         (FPGA_BASE + 0x04)
  57 #define FPGA_CFPOW         (FPGA_BASE + 0x06)
  58 #define FPGA_CFCDINTCLR    (FPGA_BASE + 0x2A)
  59
  60 void ide_set_reset (int idereset)
  61 {
  62         /* if reset = 1 IDE reset will be asserted */
  63         if (idereset){
  64                 (*(vu_short *)FPGA_CFCTL) = 0x432;
  65                 (*(vu_short *)FPGA_CFPOW) |= 0x02;
  66                 (*(vu_short *)FPGA_CFCDINTCLR) = 0x01;
  67         }
  68 }
  69
  70 #if defined(CONFIG_PCI)
  71 static struct pci_controller hose;
  72 void pci_init_board(void)
  73 {
  74         pci_sh7751_init( &hose );
  75 }
  76 #endif /* CONFIG_PCI */