board/tqc/tqm5200/tqm5200.c

   1 /*
   2  * (C) Copyright 2003-2006
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * (C) Copyright 2004
   6  * Mark Jonas, Freescale Semiconductor, mark.jonas@motorola.com.
   7  *
   8  * (C) Copyright 2004-2006
   9  * Martin Krause, TQ-Systems GmbH, martin.krause@tqs.de
  10  *
  11  * See file CREDITS for list of people who contributed to this
  12  * project.
  13  *
  14  * This program is free software; you can redistribute it and/or
  15  * modify it under the terms of the GNU General Public License as
  16  * published by the Free Software Foundation; either version 2 of
  17  * the License, or (at your option) any later version.
  18  *
  19  * This program is distributed in the hope that it will be useful,
  20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22  * GNU General Public License for more details.
  23  *
  24  * You should have received a copy of the GNU General Public License
  25  * along with this program; if not, write to the Free Software
  26  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  27  * MA 02111-1307 USA
  28  */
  29
  30 #include <common.h>
  31 #include <mpc5xxx.h>
  32 #include <pci.h>
  33 #include <asm/processor.h>
  34 #include <libfdt.h>
  35
  36 #ifdef CONFIG_VIDEO_SM501
  37 #include <sm501.h>
  38 #endif
  39
  40 #if defined(CONFIG_MPC5200_DDR)
  41 #include "mt46v16m16-75.h"
  42 #else
  43 #include "mt48lc16m16a2-75.h"
  44 #endif
  45
  46 #ifdef CONFIG_OF_LIBFDT
  47 #include <fdt_support.h>
  48 #endif /* CONFIG_OF_LIBFDT */
  49
  50 DECLARE_GLOBAL_DATA_PTR;
  51
  52 #ifdef CONFIG_PS2MULT
  53 void ps2mult_early_init(void);
  54 #endif
  55
  56 #ifndef CFG_RAMBOOT
  57 static void sdram_start (int hi_addr)
  58 {
  59         long hi_addr_bit = hi_addr ? 0x01000000 : 0;
  60
  61         /* unlock mode register */
  62         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000000 |
  63                 hi_addr_bit;
  64         __asm__ volatile ("sync");
  65
  66         /* precharge all banks */
  67         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 |
  68                 hi_addr_bit;
  69         __asm__ volatile ("sync");
  70
  71 #if SDRAM_DDR
  72         /* set mode register: extended mode */
  73         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_EMODE;
  74         __asm__ volatile ("sync");
  75
  76         /* set mode register: reset DLL */
  77         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE | 0x04000000;
  78         __asm__ volatile ("sync");
  79 #endif
  80
  81         /* precharge all banks */
  82         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 |
  83                 hi_addr_bit;
  84         __asm__ volatile ("sync");
  85
  86         /* auto refresh */
  87         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000004 |
  88                 hi_addr_bit;
  89         __asm__ volatile ("sync");
  90
  91         /* set mode register */
  92         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE;
  93         __asm__ volatile ("sync");
  94
  95         /* normal operation */
  96         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | hi_addr_bit;
  97         __asm__ volatile ("sync");
  98 }
  99 #endif
 100
 101 /*
 102  * ATTENTION: Although partially referenced initdram does NOT make real use
 103  *            use of CFG_SDRAM_BASE. The code does not work if CFG_SDRAM_BASE
 104  *            is something else than 0x00000000.
 105  */
 106
 107 long int initdram (int board_type)
 108 {
 109         ulong dramsize = 0;
 110         ulong dramsize2 = 0;
 111         uint svr, pvr;
 112
 113 #ifndef CFG_RAMBOOT
 114         ulong test1, test2;
 115
 116         /* setup SDRAM chip selects */
 117         *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x0000001c; /* 512MB at 0x0 */
 118         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = 0x40000000; /* disabled */
 119         __asm__ volatile ("sync");
 120
 121         /* setup config registers */
 122         *(vu_long *)MPC5XXX_SDRAM_CONFIG1 = SDRAM_CONFIG1;
 123         *(vu_long *)MPC5XXX_SDRAM_CONFIG2 = SDRAM_CONFIG2;
 124         __asm__ volatile ("sync");
 125
 126 #if SDRAM_DDR
 127         /* set tap delay */
 128         *(vu_long *)MPC5XXX_CDM_PORCFG = SDRAM_TAPDELAY;
 129         __asm__ volatile ("sync");
 130 #endif
 131
 132         /* find RAM size using SDRAM CS0 only */
 133         sdram_start(0);
 134         test1 = get_ram_size((long *)CFG_SDRAM_BASE, 0x20000000);
 135         sdram_start(1);
 136         test2 = get_ram_size((long *)CFG_SDRAM_BASE, 0x20000000);
 137         if (test1 > test2) {
 138                 sdram_start(0);
 139                 dramsize = test1;
 140         } else {
 141                 dramsize = test2;
 142         }
 143
 144         /* memory smaller than 1MB is impossible */
 145         if (dramsize < (1 << 20)) {
 146                 dramsize = 0;
 147         }
 148
 149         /* set SDRAM CS0 size according to the amount of RAM found */
 150         if (dramsize > 0) {
 151                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x13 +
 152                         __builtin_ffs(dramsize >> 20) - 1;
 153         } else {
 154                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0; /* disabled */
 155         }
 156
 157         /* let SDRAM CS1 start right after CS0 */
 158         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize + 0x0000001c; /* 512MB */
 159
 160         /* find RAM size using SDRAM CS1 only */
 161         if (!dramsize)
 162                 sdram_start(0);
 163         test2 = test1 = get_ram_size((long *)(CFG_SDRAM_BASE + dramsize), 0x20000000);
 164         if (!dramsize) {
 165                 sdram_start(1);
 166                 test2 = get_ram_size((long *)(CFG_SDRAM_BASE + dramsize), 0x20000000);
 167         }
 168         if (test1 > test2) {
 169                 sdram_start(0);
 170                 dramsize2 = test1;
 171         } else {
 172                 dramsize2 = test2;
 173         }
 174
 175         /* memory smaller than 1MB is impossible */
 176         if (dramsize2 < (1 << 20)) {
 177                 dramsize2 = 0;
 178         }
 179
 180         /* set SDRAM CS1 size according to the amount of RAM found */
 181         if (dramsize2 > 0) {
 182                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize
 183                         | (0x13 + __builtin_ffs(dramsize2 >> 20) - 1);
 184         } else {
 185                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize; /* disabled */
 186         }
 187
 188 #else /* CFG_RAMBOOT */
 189
 190         /* retrieve size of memory connected to SDRAM CS0 */
 191         dramsize = *(vu_long *)MPC5XXX_SDRAM_CS0CFG & 0xFF;
 192         if (dramsize >= 0x13) {
 193                 dramsize = (1 << (dramsize - 0x13)) << 20;
 194         } else {
 195                 dramsize = 0;
 196         }
 197
 198         /* retrieve size of memory connected to SDRAM CS1 */
 199         dramsize2 = *(vu_long *)MPC5XXX_SDRAM_CS1CFG & 0xFF;
 200         if (dramsize2 >= 0x13) {
 201                 dramsize2 = (1 << (dramsize2 - 0x13)) << 20;
 202         } else {
 203                 dramsize2 = 0;
 204         }
 205 #endif /* CFG_RAMBOOT */
 206
 207         /*
 208          * On MPC5200B we need to set the special configuration delay in the
 209          * DDR controller. Please refer to Freescale's AN3221 "MPC5200B SDRAM
 210          * Initialization and Configuration", 3.3.1 SDelay--MBAR + 0x0190:
 211          *
 212          * "The SDelay should be written to a value of 0x00000004. It is
 213          * required to account for changes caused by normal wafer processing
 214          * parameters."
 215          */
 216         svr = get_svr();
 217         pvr = get_pvr();
 218         if ((SVR_MJREV(svr) >= 2) &&
 219             (PVR_MAJ(pvr) == 1) && (PVR_MIN(pvr) == 4)) {
 220
 221                 *(vu_long *)MPC5XXX_SDRAM_SDELAY = 0x04;
 222                 __asm__ volatile ("sync");
 223         }
 224
 225 #if defined(CONFIG_TQM5200_B)
 226         return dramsize + dramsize2;
 227 #else
 228         return dramsize;
 229 #endif /* CONFIG_TQM5200_B */
 230 }
 231
 232 int checkboard (void)
 233 {
 234 #if defined(CONFIG_AEVFIFO)
 235         puts ("Board: AEVFIFO\n");
 236         return 0;
 237 #endif
 238
 239 #if defined(CONFIG_TQM5200S)
 240 # define MODULE_NAME    "TQM5200S"
 241 #else
 242 # define MODULE_NAME    "TQM5200"
 243 #endif
 244
 245 #if defined(CONFIG_STK52XX)
 246 # define CARRIER_NAME   "STK52xx"
 247 #elif defined(CONFIG_TB5200)
 248 # define CARRIER_NAME   "TB5200"
 249 #elif defined(CONFIG_CAM5200)
 250 # define CARRIER_NAME   "CAM5200"
 251 #elif defined(CONFIG_FO300)
 252 # define CARRIER_NAME   "FO300"
 253 #else
 254 # error "UNKNOWN"
 255 #endif
 256
 257         puts (  "Board: " MODULE_NAME " (TQ-Components GmbH)\n"
 258                 "       on a " CARRIER_NAME " carrier board\n");
 259
 260         return 0;
 261 }
 262
 263 #undef MODULE_NAME
 264 #undef CARRIER_NAME
 265
 266 void flash_preinit(void)
 267 {
 268         /*
 269          * Now, when we are in RAM, enable flash write
 270          * access for detection process.
 271          * Note that CS_BOOT cannot be cleared when
 272          * executing in flash.
 273          */
 274         *(vu_long *)MPC5XXX_BOOTCS_CFG &= ~0x1; /* clear RO */
 275 }
 276
 277
 278 #ifdef  CONFIG_PCI
 279 static struct pci_controller hose;
 280
 281 extern void pci_mpc5xxx_init(struct pci_controller *);
 282
 283 void pci_init_board(void)
 284 {
 285         pci_mpc5xxx_init(&hose);
 286 }
 287 #endif
 288
 289 #if defined(CONFIG_CMD_IDE) && defined(CONFIG_IDE_RESET)
 290
 291 #if defined (CONFIG_MINIFAP)
 292 #define SM501_POWER_MODE0_GATE          0x00000040UL
 293 #define SM501_POWER_MODE1_GATE          0x00000048UL
 294 #define POWER_MODE_GATE_GPIO_PWM_I2C    0x00000040UL
 295 #define SM501_GPIO_DATA_DIR_HIGH        0x0001000CUL
 296 #define SM501_GPIO_DATA_HIGH            0x00010004UL
 297 #define SM501_GPIO_51                   0x00080000UL
 298 #endif /* CONFIG MINIFAP */
 299
 300 void init_ide_reset (void)
 301 {
 302         debug ("init_ide_reset\n");
 303
 304 #if defined (CONFIG_MINIFAP)
 305         /* Configure GPIO_51 of the SM501 grafic controller as ATA reset */
 306
 307         /* enable GPIO control (in both power modes) */
 308         *(vu_long *) (SM501_MMIO_BASE+SM501_POWER_MODE0_GATE) |=
 309                 POWER_MODE_GATE_GPIO_PWM_I2C;
 310         *(vu_long *) (SM501_MMIO_BASE+SM501_POWER_MODE1_GATE) |=
 311                 POWER_MODE_GATE_GPIO_PWM_I2C;
 312         /* configure GPIO51 as output */
 313         *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_DIR_HIGH) |=
 314                 SM501_GPIO_51;
 315 #else
 316         /* Configure PSC1_4 as GPIO output for ATA reset */
 317         *(vu_long *) MPC5XXX_WU_GPIO_ENABLE |= GPIO_PSC1_4;
 318         *(vu_long *) MPC5XXX_WU_GPIO_DIR    |= GPIO_PSC1_4;
 319
 320         /* by default the ATA reset is de-asserted */
 321         *(vu_long *) MPC5XXX_WU_GPIO_DATA_O |=  GPIO_PSC1_4;
 322 #endif
 323 }
 324
 325 void ide_set_reset (int idereset)
 326 {
 327         debug ("ide_reset(%d)\n", idereset);
 328
 329 #if defined (CONFIG_MINIFAP)
 330         if (idereset) {
 331                 *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_HIGH) &=
 332                         ~SM501_GPIO_51;
 333         } else {
 334                 *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_HIGH) |=
 335                         SM501_GPIO_51;
 336         }
 337 #else
 338         if (idereset) {
 339                 *(vu_long *) MPC5XXX_WU_GPIO_DATA_O &= ~GPIO_PSC1_4;
 340         } else {
 341                 *(vu_long *) MPC5XXX_WU_GPIO_DATA_O |=  GPIO_PSC1_4;
 342         }
 343 #endif
 344 }
 345 #endif
 346
 347 #ifdef CONFIG_POST
 348 /*
 349  * Reads GPIO pin PSC6_3. A keypress is reported, if PSC6_3 is low. If PSC6_3
 350  * is left open, no keypress is detected.
 351  */
 352 int post_hotkeys_pressed(void)
 353 {
 354 #ifdef CONFIG_STK52XX
 355         struct mpc5xxx_gpio *gpio;
 356
 357         gpio = (struct mpc5xxx_gpio*) MPC5XXX_GPIO;
 358
 359         /*
 360          * Configure PSC6_1 and PSC6_3 as GPIO. PSC6 then couldn't be used in
 361          * CODEC or UART mode. Consumer IrDA should still be possible.
 362          */
 363         gpio->port_config &= ~(0x07000000);
 364         gpio->port_config |=   0x03000000;
 365
 366         /* Enable GPIO for GPIO_IRDA_1 (IR_USB_CLK pin) = PSC6_3 */
 367         gpio->simple_gpioe |= 0x20000000;
 368
 369         /* Configure GPIO_IRDA_1 as input */
 370         gpio->simple_ddr &= ~(0x20000000);
 371
 372         return ((gpio->simple_ival & 0x20000000) ? 0 : 1);
 373 #else
 374         return 0;
 375 #endif
 376 }
 377 #endif
 378
 379 #if defined(CONFIG_POST) || defined(CONFIG_LOGBUFFER)
 380
 381 void post_word_store (ulong a)
 382 {
 383         volatile ulong *save_addr =
 384                 (volatile ulong *)(MPC5XXX_SRAM + MPC5XXX_SRAM_POST_SIZE);
 385
 386         *save_addr = a;
 387 }
 388
 389 ulong post_word_load (void)
 390 {
 391         volatile ulong *save_addr =
 392                 (volatile ulong *)(MPC5XXX_SRAM + MPC5XXX_SRAM_POST_SIZE);
 393
 394         return *save_addr;
 395 }
 396 #endif  /* CONFIG_POST || CONFIG_LOGBUFFER*/
 397
 398 #ifdef CONFIG_BOARD_EARLY_INIT_R
 399 int board_early_init_r (void)
 400 {
 401
 402         extern int usb_cpu_init(void);
 403
 404 #ifdef CONFIG_PS2MULT
 405         ps2mult_early_init();
 406 #endif /* CONFIG_PS2MULT */
 407
 408 #if defined(CONFIG_USB_OHCI_NEW) && defined(CFG_USB_OHCI_CPU_INIT)
 409         /* Low level USB init, required for proper kernel operation */
 410         usb_cpu_init();
 411 #endif
 412
 413         return (0);
 414 }
 415 #endif
 416
 417 #ifdef CONFIG_FO300
 418 int silent_boot (void)
 419 {
 420         vu_long timer3_status;
 421
 422         /* Configure GPT3 as GPIO input */
 423         *(vu_long *)MPC5XXX_GPT3_ENABLE = 0x00000004;
 424
 425         /* Read in TIMER_3 pin status */
 426         timer3_status = *(vu_long *)MPC5XXX_GPT3_STATUS;
 427
 428 #ifdef FO300_SILENT_CONSOLE_WHEN_S1_CLOSED
 429         /* Force silent console mode if S1 switch
 430          * is in closed position (TIMER_3 pin status is LOW). */
 431         if (MPC5XXX_GPT_GPIO_PIN(timer3_status) == 0)
 432                 return 1;
 433 #else
 434         /* Force silent console mode if S1 switch
 435          * is in open position (TIMER_3 pin status is HIGH). */
 436         if (MPC5XXX_GPT_GPIO_PIN(timer3_status) == 1)
 437                 return 1;
 438 #endif
 439
 440         return 0;
 441 }
 442
 443 int board_early_init_f (void)
 444 {
 445         if (silent_boot())
 446                 gd->flags |= GD_FLG_SILENT;
 447
 448         return 0;
 449 }
 450 #endif  /* CONFIG_FO300 */
 451
 452 int last_stage_init (void)
 453 {
 454         /*
 455          * auto scan for really existing devices and re-set chip select
 456          * configuration.
 457          */
 458         u16 save, tmp;
 459         int restore;
 460
 461         /*
 462          * Check for SRAM and SRAM size
 463          */
 464
 465         /* save original SRAM content  */
 466         save = *(volatile u16 *)CFG_CS2_START;
 467         restore = 1;
 468
 469         /* write test pattern to SRAM */
 470         *(volatile u16 *)CFG_CS2_START = 0xA5A5;
 471         __asm__ volatile ("sync");
 472         /*
 473          * Put a different pattern on the data lines: otherwise they may float
 474          * long enough to read back what we wrote.
 475          */
 476         tmp = *(volatile u16 *)CFG_FLASH_BASE;
 477         if (tmp == 0xA5A5)
 478                 puts ("!! possible error in SRAM detection\n");
 479
 480         if (*(volatile u16 *)CFG_CS2_START != 0xA5A5) {
 481                 /* no SRAM at all, disable cs */
 482                 *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 18);
 483                 *(vu_long *)MPC5XXX_CS2_START = 0x0000FFFF;
 484                 *(vu_long *)MPC5XXX_CS2_STOP = 0x0000FFFF;
 485                 restore = 0;
 486                 __asm__ volatile ("sync");
 487         } else if (*(volatile u16 *)(CFG_CS2_START + (1<<19)) == 0xA5A5) {
 488                 /* make sure that we access a mirrored address */
 489                 *(volatile u16 *)CFG_CS2_START = 0x1111;
 490                 __asm__ volatile ("sync");
 491                 if (*(volatile u16 *)(CFG_CS2_START + (1<<19)) == 0x1111) {
 492                         /* SRAM size = 512 kByte */
 493                         *(vu_long *)MPC5XXX_CS2_STOP = STOP_REG(CFG_CS2_START,
 494                                                                 0x80000);
 495                         __asm__ volatile ("sync");
 496                         puts ("SRAM:  512 kB\n");
 497                 }
 498                 else
 499                         puts ("!! possible error in SRAM detection\n");
 500         } else {
 501                 puts ("SRAM:  1 MB\n");
 502         }
 503         /* restore origianl SRAM content  */
 504         if (restore) {
 505                 *(volatile u16 *)CFG_CS2_START = save;
 506                 __asm__ volatile ("sync");
 507         }
 508
 509 #ifndef CONFIG_TQM5200S /* The TQM5200S has no SM501 grafic controller */
 510         /*
 511          * Check for Grafic Controller
 512          */
 513
 514         /* save origianl FB content  */
 515         save = *(volatile u16 *)CFG_CS1_START;
 516         restore = 1;
 517
 518         /* write test pattern to FB memory */
 519         *(volatile u16 *)CFG_CS1_START = 0xA5A5;
 520         __asm__ volatile ("sync");
 521         /*
 522          * Put a different pattern on the data lines: otherwise they may float
 523          * long enough to read back what we wrote.
 524          */
 525         tmp = *(volatile u16 *)CFG_FLASH_BASE;
 526         if (tmp == 0xA5A5)
 527                 puts ("!! possible error in grafic controller detection\n");
 528
 529         if (*(volatile u16 *)CFG_CS1_START != 0xA5A5) {
 530                 /* no grafic controller at all, disable cs */
 531                 *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 17);
 532                 *(vu_long *)MPC5XXX_CS1_START = 0x0000FFFF;
 533                 *(vu_long *)MPC5XXX_CS1_STOP = 0x0000FFFF;
 534                 restore = 0;
 535                 __asm__ volatile ("sync");
 536         } else {
 537                 puts ("VGA:   SMI501 (Voyager) with 8 MB\n");
 538         }
 539         /* restore origianl FB content  */
 540         if (restore) {
 541                 *(volatile u16 *)CFG_CS1_START = save;
 542                 __asm__ volatile ("sync");
 543         }
 544
 545 #ifdef CONFIG_FO300
 546         if (silent_boot()) {
 547                 setenv("bootdelay", "0");
 548                 disable_ctrlc(1);
 549         }
 550 #endif
 551 #endif /* !CONFIG_TQM5200S */
 552
 553         return 0;
 554 }
 555
 556 #ifdef CONFIG_VIDEO_SM501
 557
 558 #ifdef CONFIG_FO300
 559 #define DISPLAY_WIDTH   800
 560 #else
 561 #define DISPLAY_WIDTH   640
 562 #endif
 563 #define DISPLAY_HEIGHT  480
 564
 565 #ifdef CONFIG_VIDEO_SM501_8BPP
 566 #error CONFIG_VIDEO_SM501_8BPP not supported.
 567 #endif /* CONFIG_VIDEO_SM501_8BPP */
 568
 569 #ifdef CONFIG_VIDEO_SM501_16BPP
 570 #error CONFIG_VIDEO_SM501_16BPP not supported.
 571 #endif /* CONFIG_VIDEO_SM501_16BPP */
 572 #ifdef CONFIG_VIDEO_SM501_32BPP
 573 static const SMI_REGS init_regs [] =
 574 {
 575 #if 0 /* CRT only */
 576         {0x00004, 0x0},
 577         {0x00048, 0x00021807},
 578         {0x0004C, 0x10090a01},
 579         {0x00054, 0x1},
 580         {0x00040, 0x00021807},
 581         {0x00044, 0x10090a01},
 582         {0x00054, 0x0},
 583         {0x80200, 0x00010000},
 584         {0x80204, 0x0},
 585         {0x80208, 0x0A000A00},
 586         {0x8020C, 0x02fa027f},
 587         {0x80210, 0x004a028b},
 588         {0x80214, 0x020c01df},
 589         {0x80218, 0x000201e9},
 590         {0x80200, 0x00013306},
 591 #else  /* panel + CRT */
 592 #ifdef CONFIG_FO300
 593         {0x00004, 0x0},
 594         {0x00048, 0x00021807},
 595         {0x0004C, 0x301a0a01},
 596         {0x00054, 0x1},
 597         {0x00040, 0x00021807},
 598         {0x00044, 0x091a0a01},
 599         {0x00054, 0x0},
 600         {0x80000, 0x0f013106},
 601         {0x80004, 0xc428bb17},
 602         {0x8000C, 0x00000000},
 603         {0x80010, 0x0C800C80},
 604         {0x80014, 0x03200000},
 605         {0x80018, 0x01e00000},
 606         {0x8001C, 0x00000000},
 607         {0x80020, 0x01e00320},
 608         {0x80024, 0x042a031f},
 609         {0x80028, 0x0086034a},
 610         {0x8002C, 0x020c01df},
 611         {0x80030, 0x000201ea},
 612         {0x80200, 0x00010000},
 613 #else
 614         {0x00004, 0x0},
 615         {0x00048, 0x00021807},
 616         {0x0004C, 0x091a0a01},
 617         {0x00054, 0x1},
 618         {0x00040, 0x00021807},
 619         {0x00044, 0x091a0a01},
 620         {0x00054, 0x0},
 621         {0x80000, 0x0f013106},
 622         {0x80004, 0xc428bb17},
 623         {0x8000C, 0x00000000},
 624         {0x80010, 0x0a000a00},
 625         {0x80014, 0x02800000},
 626         {0x80018, 0x01e00000},
 627         {0x8001C, 0x00000000},
 628         {0x80020, 0x01e00280},
 629         {0x80024, 0x02fa027f},
 630         {0x80028, 0x004a028b},
 631         {0x8002C, 0x020c01df},
 632         {0x80030, 0x000201e9},
 633         {0x80200, 0x00010000},
 634 #endif /* #ifdef CONFIG_FO300 */
 635 #endif
 636         {0, 0}
 637 };
 638 #endif /* CONFIG_VIDEO_SM501_32BPP */
 639
 640 #ifdef CONFIG_CONSOLE_EXTRA_INFO
 641 /*
 642  * Return text to be printed besides the logo.
 643  */
 644 void video_get_info_str (int line_number, char *info)
 645 {
 646         if (line_number == 1) {
 647         strcpy (info, " Board: TQM5200 (TQ-Components GmbH)");
 648 #if defined (CONFIG_STK52XX) || defined (CONFIG_TB5200) || defined(CONFIG_FO300)
 649         } else if (line_number == 2) {
 650 #if defined (CONFIG_STK52XX)
 651                 strcpy (info, "        on a STK52xx carrier board");
 652 #endif
 653 #if defined (CONFIG_TB5200)
 654                 strcpy (info, "        on a TB5200 carrier board");
 655 #endif
 656 #if defined (CONFIG_FO300)
 657                 strcpy (info, "        on a FO300 carrier board");
 658 #endif
 659 #endif
 660         }
 661         else {
 662                 info [0] = '\0';
 663         }
 664 }
 665 #endif
 666
 667 /*
 668  * Returns SM501 register base address. First thing called in the
 669  * driver. Checks if SM501 is physically present.
 670  */
 671 unsigned int board_video_init (void)
 672 {
 673         u16 save, tmp;
 674         int restore, ret;
 675
 676         /*
 677          * Check for Grafic Controller
 678          */
 679
 680         /* save origianl FB content  */
 681         save = *(volatile u16 *)CFG_CS1_START;
 682         restore = 1;
 683
 684         /* write test pattern to FB memory */
 685         *(volatile u16 *)CFG_CS1_START = 0xA5A5;
 686         __asm__ volatile ("sync");
 687         /*
 688          * Put a different pattern on the data lines: otherwise they may float
 689          * long enough to read back what we wrote.
 690          */
 691         tmp = *(volatile u16 *)CFG_FLASH_BASE;
 692         if (tmp == 0xA5A5)
 693                 puts ("!! possible error in grafic controller detection\n");
 694
 695         if (*(volatile u16 *)CFG_CS1_START != 0xA5A5) {
 696                 /* no grafic controller found */
 697                 restore = 0;
 698                 ret = 0;
 699         } else {
 700                 ret = SM501_MMIO_BASE;
 701         }
 702
 703         if (restore) {
 704                 *(volatile u16 *)CFG_CS1_START = save;
 705                 __asm__ volatile ("sync");
 706         }
 707         return ret;
 708 }
 709
 710 /*
 711  * Returns SM501 framebuffer address
 712  */
 713 unsigned int board_video_get_fb (void)
 714 {
 715         return SM501_FB_BASE;
 716 }
 717
 718 /*
 719  * Called after initializing the SM501 and before clearing the screen.
 720  */
 721 void board_validate_screen (unsigned int base)
 722 {
 723 }
 724
 725 /*
 726  * Return a pointer to the initialization sequence.
 727  */
 728 const SMI_REGS *board_get_regs (void)
 729 {
 730         return init_regs;
 731 }
 732
 733 int board_get_width (void)
 734 {
 735         return DISPLAY_WIDTH;
 736 }
 737
 738 int board_get_height (void)
 739 {
 740         return DISPLAY_HEIGHT;
 741 }
 742
 743 #endif /* CONFIG_VIDEO_SM501 */
 744
 745 #if defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP)
 746 void ft_board_setup(void *blob, bd_t *bd)
 747 {
 748         ft_cpu_setup(blob, bd);
 749         fdt_fixup_memory(blob, (u64)bd->bi_memstart, (u64)bd->bi_memsize);
 750 }
 751 #endif /* defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP) */