cpu/ppc4xx/ndfc.c

   1 /*
   2  * Overview:
   3  *   Platform independend driver for NDFC (NanD Flash Controller)
   4  *   integrated into EP440 cores
   5  *
   6  * (C) Copyright 2006-2007
   7  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   8  *
   9  * Based on original work by
  10  *      Thomas Gleixner
  11  *      Copyright 2006 IBM
  12  *
  13  * See file CREDITS for list of people who contributed to this
  14  * project.
  15  *
  16  * This program is free software; you can redistribute it and/or
  17  * modify it under the terms of the GNU General Public License as
  18  * published by the Free Software Foundation; either version 2 of
  19  * the License, or (at your option) any later version.
  20  *
  21  * This program is distributed in the hope that it will be useful,
  22  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  23  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  24  * GNU General Public License for more details.
  25  *
  26  * You should have received a copy of the GNU General Public License
  27  * along with this program; if not, write to the Free Software
  28  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  29  * MA 02111-1307 USA
  30  */
  31
  32 #include <common.h>
  33
  34 #if (CONFIG_COMMANDS & CFG_CMD_NAND) && !defined(CFG_NAND_LEGACY) && \
  35         (defined(CONFIG_440EP) || defined(CONFIG_440GR) ||           \
  36          defined(CONFIG_440EPX) || defined(CONFIG_440GRX))
  37
  38 #include <nand.h>
  39 #include <linux/mtd/ndfc.h>
  40 #include <linux/mtd/nand_ecc.h>
  41 #include <asm/processor.h>
  42 #include <asm/io.h>
  43 #include <ppc440.h>
  44
  45 static u8 hwctl = 0;
  46
  47 static void ndfc_hwcontrol(struct mtd_info *mtdinfo, int cmd)
  48 {
  49         switch (cmd) {
  50         case NAND_CTL_SETCLE:
  51                 hwctl |= 0x1;
  52                 break;
  53
  54         case NAND_CTL_CLRCLE:
  55                 hwctl &= ~0x1;
  56                 break;
  57
  58         case NAND_CTL_SETALE:
  59                 hwctl |= 0x2;
  60                 break;
  61
  62         case NAND_CTL_CLRALE:
  63                 hwctl &= ~0x2;
  64                 break;
  65         }
  66 }
  67
  68 static void ndfc_write_byte(struct mtd_info *mtdinfo, u_char byte)
  69 {
  70         struct nand_chip *this = mtdinfo->priv;
  71         ulong base = (ulong) this->IO_ADDR_W & 0xfffffffc;
  72
  73         if (hwctl & 0x1)
  74                 out_8((u8 *)(base + NDFC_CMD), byte);
  75         else if (hwctl & 0x2)
  76                 out_8((u8 *)(base + NDFC_ALE), byte);
  77         else
  78                 out_8((u8 *)(base + NDFC_DATA), byte);
  79 }
  80
  81 static u_char ndfc_read_byte(struct mtd_info *mtdinfo)
  82 {
  83         struct nand_chip *this = mtdinfo->priv;
  84         ulong base = (ulong) this->IO_ADDR_W & 0xfffffffc;
  85
  86         return (in_8((u8 *)(base + NDFC_DATA)));
  87 }
  88
  89 static int ndfc_dev_ready(struct mtd_info *mtdinfo)
  90 {
  91         struct nand_chip *this = mtdinfo->priv;
  92         ulong base = (ulong) this->IO_ADDR_W & 0xfffffffc;
  93
  94         while (!(in_be32((u32 *)(base + NDFC_STAT)) & NDFC_STAT_IS_READY))
  95                 ;
  96
  97         return 1;
  98 }
  99
 100 static void ndfc_enable_hwecc(struct mtd_info *mtdinfo, int mode)
 101 {
 102         struct nand_chip *this = mtdinfo->priv;
 103         ulong base = (ulong) this->IO_ADDR_W & 0xfffffffc;
 104         u32 ccr;
 105
 106         ccr = in_be32((u32 *)(base + NDFC_CCR));
 107         ccr |= NDFC_CCR_RESET_ECC;
 108         out_be32((u32 *)(base + NDFC_CCR), ccr);
 109 }
 110
 111 static int ndfc_calculate_ecc(struct mtd_info *mtdinfo,
 112                               const u_char *dat, u_char *ecc_code)
 113 {
 114         struct nand_chip *this = mtdinfo->priv;
 115         ulong base = (ulong) this->IO_ADDR_W & 0xfffffffc;
 116         u32 ecc;
 117         u8 *p = (u8 *)&ecc;
 118
 119         ecc = in_be32((u32 *)(base + NDFC_ECC));
 120
 121         /* The NDFC uses Smart Media (SMC) bytes order
 122          */
 123         ecc_code[0] = p[2];
 124         ecc_code[1] = p[1];
 125         ecc_code[2] = p[3];
 126
 127         return 0;
 128 }
 129
 130 /*
 131  * Speedups for buffer read/write/verify
 132  *
 133  * NDFC allows 32bit read/write of data. So we can speed up the buffer
 134  * functions. No further checking, as nand_base will always read/write
 135  * page aligned.
 136  */
 137 static void ndfc_read_buf(struct mtd_info *mtdinfo, uint8_t *buf, int len)
 138 {
 139         struct nand_chip *this = mtdinfo->priv;
 140         ulong base = (ulong) this->IO_ADDR_W & 0xfffffffc;
 141         uint32_t *p = (uint32_t *) buf;
 142
 143         for (;len > 0; len -= 4)
 144                 *p++ = in_be32((u32 *)(base + NDFC_DATA));
 145 }
 146
 147 #ifndef CONFIG_NAND_SPL
 148 /*
 149  * Don't use these speedup functions in NAND boot image, since the image
 150  * has to fit into 4kByte.
 151  */
 152 static void ndfc_write_buf(struct mtd_info *mtdinfo, const uint8_t *buf, int len)
 153 {
 154         struct nand_chip *this = mtdinfo->priv;
 155         ulong base = (ulong) this->IO_ADDR_W & 0xfffffffc;
 156         uint32_t *p = (uint32_t *) buf;
 157
 158         for (; len > 0; len -= 4)
 159                 out_be32((u32 *)(base + NDFC_DATA), *p++);
 160 }
 161
 162 static int ndfc_verify_buf(struct mtd_info *mtdinfo, const uint8_t *buf, int len)
 163 {
 164         struct nand_chip *this = mtdinfo->priv;
 165         ulong base = (ulong) this->IO_ADDR_W & 0xfffffffc;
 166         uint32_t *p = (uint32_t *) buf;
 167
 168         for (; len > 0; len -= 4)
 169                 if (*p++ != in_be32((u32 *)(base + NDFC_DATA)))
 170                         return -1;
 171
 172         return 0;
 173 }
 174 #endif /* #ifndef CONFIG_NAND_SPL */
 175
 176 void board_nand_select_device(struct nand_chip *nand, int chip)
 177 {
 178         /*
 179          * Don't use "chip" to address the NAND device,
 180          * generate the cs from the address where it is encoded.
 181          */
 182         int cs = (ulong)nand->IO_ADDR_W & 0x00000003;
 183         ulong base = (ulong)nand->IO_ADDR_W & 0xfffffffc;
 184
 185         /* Set NandFlash Core Configuration Register */
 186         /* 1 col x 2 rows */
 187         out_be32((u32 *)(base + NDFC_CCR), 0x00000000 | (cs << 24));
 188 }
 189
 190 int board_nand_init(struct nand_chip *nand)
 191 {
 192         int cs = (ulong)nand->IO_ADDR_W & 0x00000003;
 193         ulong base = (ulong)nand->IO_ADDR_W & 0xfffffffc;
 194
 195         nand->hwcontrol  = ndfc_hwcontrol;
 196         nand->read_byte  = ndfc_read_byte;
 197         nand->read_buf   = ndfc_read_buf;
 198         nand->write_byte = ndfc_write_byte;
 199         nand->dev_ready  = ndfc_dev_ready;
 200
 201         nand->eccmode = NAND_ECC_HW3_256;
 202         nand->enable_hwecc = ndfc_enable_hwecc;
 203         nand->calculate_ecc = ndfc_calculate_ecc;
 204         nand->correct_data = nand_correct_data;
 205
 206 #ifndef CONFIG_NAND_SPL
 207         nand->write_buf  = ndfc_write_buf;
 208         nand->verify_buf = ndfc_verify_buf;
 209 #else
 210         /*
 211          * Setup EBC (CS0 only right now)
 212          */
 213         mtdcr(ebccfga, xbcfg);
 214         mtdcr(ebccfgd, 0xb8400000);
 215
 216         mtebc(pb0cr, CFG_EBC_PB0CR);
 217         mtebc(pb0ap, CFG_EBC_PB0AP);
 218 #endif
 219
 220         /*
 221          * Select required NAND chip in NDFC
 222          */
 223         board_nand_select_device(nand, cs);
 224         out_be32((u32 *)(base + NDFC_BCFG0 + (cs << 2)), 0x80002222);
 225         return 0;
 226 }
 227
 228 #endif