drivers/net/smc91111.c

   1 /*------------------------------------------------------------------------
   2  . smc91111.c
   3  . This is a driver for SMSC's 91C111 single-chip Ethernet device.
   4  .
   5  . (C) Copyright 2002
   6  . Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   7  . Rolf Offermanns <rof@sysgo.de>
   8  .
   9  . Copyright (C) 2001 Standard Microsystems Corporation (SMSC)
  10  .       Developed by Simple Network Magic Corporation (SNMC)
  11  . Copyright (C) 1996 by Erik Stahlman (ES)
  12  .
  13  . This program is free software; you can redistribute it and/or modify
  14  . it under the terms of the GNU General Public License as published by
  15  . the Free Software Foundation; either version 2 of the License, or
  16  . (at your option) any later version.
  17  .
  18  . This program is distributed in the hope that it will be useful,
  19  . but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  . MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  . GNU General Public License for more details.
  22  .
  23  . You should have received a copy of the GNU General Public License
  24  . along with this program; if not, write to the Free Software
  25  . Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  26  .
  27  . Information contained in this file was obtained from the LAN91C111
  28  . manual from SMC.  To get a copy, if you really want one, you can find
  29  . information under www.smsc.com.
  30  .
  31  .
  32  . "Features" of the SMC chip:
  33  .   Integrated PHY/MAC for 10/100BaseT Operation
  34  .   Supports internal and external MII
  35  .   Integrated 8K packet memory
  36  .   EEPROM interface for configuration
  37  .
  38  . Arguments:
  39  .      io      = for the base address
  40  .      irq     = for the IRQ
  41  .
  42  . author:
  43  .      Erik Stahlman                           ( erik@vt.edu )
  44  .      Daris A Nevil                           ( dnevil@snmc.com )
  45  .
  46  .
  47  . Hardware multicast code from Peter Cammaert ( pc@denkart.be )
  48  .
  49  . Sources:
  50  .    o   SMSC LAN91C111 databook (www.smsc.com)
  51  .    o   smc9194.c by Erik Stahlman
  52  .    o   skeleton.c by Donald Becker ( becker@cesdis.gsfc.nasa.gov )
  53  .
  54  . History:
  55  .      06/19/03  Richard Woodruff Made u-boot environment aware and added mac addr checks.
  56  .      10/17/01  Marco Hasewinkel Modify for DNP/1110
  57  .      07/25/01  Woojung Huh      Modify for ADS Bitsy
  58  .      04/25/01  Daris A Nevil    Initial public release through SMSC
  59  .      03/16/01  Daris A Nevil    Modified smc9194.c for use with LAN91C111
  60  ----------------------------------------------------------------------------*/
  61
  62 #include <common.h>
  63 #include <command.h>
  64 #include <config.h>
  65 #include <malloc.h>
  66 #include "smc91111.h"
  67 #include <net.h>
  68
  69 /* Use power-down feature of the chip */
  70 #define POWER_DOWN      0
  71
  72 #define NO_AUTOPROBE
  73
  74 #define SMC_DEBUG 0
  75
  76 #if SMC_DEBUG > 1
  77 static const char version[] =
  78         "smc91111.c:v1.0 04/25/01 by Daris A Nevil (dnevil@snmc.com)\n";
  79 #endif
  80
  81 /* Autonegotiation timeout in seconds */
  82 #ifndef CONFIG_SMC_AUTONEG_TIMEOUT
  83 #define CONFIG_SMC_AUTONEG_TIMEOUT 10
  84 #endif
  85
  86 /*------------------------------------------------------------------------
  87  .
  88  . Configuration options, for the experienced user to change.
  89  .
  90  -------------------------------------------------------------------------*/
  91
  92 /*
  93  . Wait time for memory to be free.  This probably shouldn't be
  94  . tuned that much, as waiting for this means nothing else happens
  95  . in the system
  96 */
  97 #define MEMORY_WAIT_TIME 16
  98
  99
 100 #if (SMC_DEBUG > 2 )
 101 #define PRINTK3(args...) printf(args)
 102 #else
 103 #define PRINTK3(args...)
 104 #endif
 105
 106 #if SMC_DEBUG > 1
 107 #define PRINTK2(args...) printf(args)
 108 #else
 109 #define PRINTK2(args...)
 110 #endif
 111
 112 #ifdef SMC_DEBUG
 113 #define PRINTK(args...) printf(args)
 114 #else
 115 #define PRINTK(args...)
 116 #endif
 117
 118
 119 /*------------------------------------------------------------------------
 120  .
 121  . The internal workings of the driver.  If you are changing anything
 122  . here with the SMC stuff, you should have the datasheet and know
 123  . what you are doing.
 124  .
 125  -------------------------------------------------------------------------*/
 126
 127 /* Memory sizing constant */
 128 #define LAN91C111_MEMORY_MULTIPLIER     (1024*2)
 129
 130 #ifndef CONFIG_SMC91111_BASE
 131 #error "SMC91111 Base address must be passed to initialization funciton"
 132 /* #define CONFIG_SMC91111_BASE 0x20000300 */
 133 #endif
 134
 135 #define SMC_DEV_NAME "SMC91111"
 136 #define SMC_PHY_ADDR 0x0000
 137 #define SMC_ALLOC_MAX_TRY 5
 138 #define SMC_TX_TIMEOUT 30
 139
 140 #define SMC_PHY_CLOCK_DELAY 1000
 141
 142 #define ETH_ZLEN 60
 143
 144 #ifdef  CONFIG_SMC_USE_32_BIT
 145 #define USE_32_BIT  1
 146 #else
 147 #undef USE_32_BIT
 148 #endif
 149
 150 #ifdef SHARED_RESOURCES
 151 extern void swap_to(int device_id);
 152 #else
 153 # define swap_to(x)
 154 #endif
 155
 156 #ifndef CONFIG_SMC91111_EXT_PHY
 157 static void smc_phy_configure(struct eth_device *dev);
 158 #endif /* !CONFIG_SMC91111_EXT_PHY */
 159
 160 /*
 161  ------------------------------------------------------------
 162  .
 163  . Internal routines
 164  .
 165  ------------------------------------------------------------
 166 */
 167
 168 #ifdef CONFIG_SMC_USE_IOFUNCS
 169 /*
 170  * input and output functions
 171  *
 172  * Implemented due to inx,outx macros accessing the device improperly
 173  * and putting the device into an unkown state.
 174  *
 175  * For instance, on Sharp LPD7A400 SDK, affects were chip memory
 176  * could not be free'd (hence the alloc failures), duplicate packets,
 177  * packets being corrupt (shifted) on the wire, etc.  Switching to the
 178  * inx,outx functions fixed this problem.
 179  */
 180
 181 #define barrier() __asm__ __volatile__("": : :"memory")
 182
 183 static inline word SMC_inw(struct eth_device *dev, dword offset)
 184 {
 185         word v;
 186         v = *((volatile word*)(dev->iobase + offset));
 187         barrier(); *(volatile u32*)(0xc0000000);
 188         return v;
 189 }
 190
 191 static inline void SMC_outw(struct eth_device *dev, word value, dword offset)
 192 {
 193         *((volatile word*)(dev->iobase + offset)) = value;
 194         barrier(); *(volatile u32*)(0xc0000000);
 195 }
 196
 197 static inline byte SMC_inb(struct eth_device *dev, dword offset)
 198 {
 199         word  _w;
 200
 201         _w = SMC_inw(dev, offset & ~((dword)1));
 202         return (offset & 1) ? (byte)(_w >> 8) : (byte)(_w);
 203 }
 204
 205 static inline void SMC_outb(struct eth_device *dev, byte value, dword offset)
 206 {
 207         word  _w;
 208
 209         _w = SMC_inw(dev, offset & ~((dword)1));
 210         if (offset & 1)
 211                 *((volatile word*)(dev->iobase + (offset & ~((dword)1)))) =
 212                         (value<<8) | (_w & 0x00ff);
 213         else
 214                 *((volatile word*)(dev->iobase + offset)) =
 215                         value | (_w & 0xff00);
 216 }
 217
 218 static inline void SMC_insw(struct eth_device *dev, dword offset,
 219         volatile uchar* buf, dword len)
 220 {
 221         volatile word *p = (volatile word *)buf;
 222
 223         while (len-- > 0) {
 224                 *p++ = SMC_inw(dev, offset);
 225                 barrier();
 226                 *((volatile u32*)(0xc0000000));
 227         }
 228 }
 229
 230 static inline void SMC_outsw(struct eth_device *dev, dword offset,
 231         uchar* buf, dword len)
 232 {
 233         volatile word *p = (volatile word *)buf;
 234
 235         while (len-- > 0) {
 236                 SMC_outw(dev, *p++, offset);
 237                 barrier();
 238                 *(volatile u32*)(0xc0000000);
 239         }
 240 }
 241 #endif  /* CONFIG_SMC_USE_IOFUNCS */
 242
 243 /*
 244  . A rather simple routine to print out a packet for debugging purposes.
 245 */
 246 #if SMC_DEBUG > 2
 247 static void print_packet( byte *, int );
 248 #endif
 249
 250 #define tx_done(dev) 1
 251
 252 static int poll4int (struct eth_device *dev, byte mask, int timeout)
 253 {
 254         int tmo = get_timer (0) + timeout * CONFIG_SYS_HZ;
 255         int is_timeout = 0;
 256         word old_bank = SMC_inw (dev, BSR_REG);
 257
 258         PRINTK2 ("Polling...\n");
 259         SMC_SELECT_BANK (dev, 2);
 260         while ((SMC_inw (dev, SMC91111_INT_REG) & mask) == 0) {
 261                 if (get_timer (0) >= tmo) {
 262                         is_timeout = 1;
 263                         break;
 264                 }
 265         }
 266
 267         /* restore old bank selection */
 268         SMC_SELECT_BANK (dev, old_bank);
 269
 270         if (is_timeout)
 271                 return 1;
 272         else
 273                 return 0;
 274 }
 275
 276 /* Only one release command at a time, please */
 277 static inline void smc_wait_mmu_release_complete (struct eth_device *dev)
 278 {
 279         int count = 0;
 280
 281         /* assume bank 2 selected */
 282         while (SMC_inw (dev, MMU_CMD_REG) & MC_BUSY) {
 283                 udelay (1);     /* Wait until not busy */
 284                 if (++count > 200)
 285                         break;
 286         }
 287 }
 288
 289 /*
 290  . Function: smc_reset( void )
 291  . Purpose:
 292  .      This sets the SMC91111 chip to its normal state, hopefully from whatever
 293  .      mess that any other DOS driver has put it in.
 294  .
 295  . Maybe I should reset more registers to defaults in here?  SOFTRST  should
 296  . do that for me.
 297  .
 298  . Method:
 299  .      1.  send a SOFT RESET
 300  .      2.  wait for it to finish
 301  .      3.  enable autorelease mode
 302  .      4.  reset the memory management unit
 303  .      5.  clear all interrupts
 304  .
 305 */
 306 static void smc_reset (struct eth_device *dev)
 307 {
 308         PRINTK2 ("%s: smc_reset\n", SMC_DEV_NAME);
 309
 310         /* This resets the registers mostly to defaults, but doesn't
 311            affect EEPROM.  That seems unnecessary */
 312         SMC_SELECT_BANK (dev, 0);
 313         SMC_outw (dev, RCR_SOFTRST, RCR_REG);
 314
 315         /* Setup the Configuration Register */
 316         /* This is necessary because the CONFIG_REG is not affected */
 317         /* by a soft reset */
 318
 319         SMC_SELECT_BANK (dev, 1);
 320 #if defined(CONFIG_SMC91111_EXT_PHY)
 321         SMC_outw (dev, CONFIG_DEFAULT | CONFIG_EXT_PHY, CONFIG_REG);
 322 #else
 323         SMC_outw (dev, CONFIG_DEFAULT, CONFIG_REG);
 324 #endif
 325
 326
 327         /* Release from possible power-down state */
 328         /* Configuration register is not affected by Soft Reset */
 329         SMC_outw (dev, SMC_inw (dev, CONFIG_REG) | CONFIG_EPH_POWER_EN,
 330                 CONFIG_REG);
 331
 332         SMC_SELECT_BANK (dev, 0);
 333
 334         /* this should pause enough for the chip to be happy */
 335         udelay (10);
 336
 337         /* Disable transmit and receive functionality */
 338         SMC_outw (dev, RCR_CLEAR, RCR_REG);
 339         SMC_outw (dev, TCR_CLEAR, TCR_REG);
 340
 341         /* set the control register */
 342         SMC_SELECT_BANK (dev, 1);
 343         SMC_outw (dev, CTL_DEFAULT, CTL_REG);
 344
 345         /* Reset the MMU */
 346         SMC_SELECT_BANK (dev, 2);
 347         smc_wait_mmu_release_complete (dev);
 348         SMC_outw (dev, MC_RESET, MMU_CMD_REG);
 349         while (SMC_inw (dev, MMU_CMD_REG) & MC_BUSY)
 350                 udelay (1);     /* Wait until not busy */
 351
 352         /* Note:  It doesn't seem that waiting for the MMU busy is needed here,
 353            but this is a place where future chipsets _COULD_ break.  Be wary
 354            of issuing another MMU command right after this */
 355
 356         /* Disable all interrupts */
 357         SMC_outb (dev, 0, IM_REG);
 358 }
 359
 360 /*
 361  . Function: smc_enable
 362  . Purpose: let the chip talk to the outside work
 363  . Method:
 364  .      1.  Enable the transmitter
 365  .      2.  Enable the receiver
 366  .      3.  Enable interrupts
 367 */
 368 static void smc_enable(struct eth_device *dev)
 369 {
 370         PRINTK2("%s: smc_enable\n", SMC_DEV_NAME);
 371         SMC_SELECT_BANK( dev, 0 );
 372         /* see the header file for options in TCR/RCR DEFAULT*/
 373         SMC_outw( dev, TCR_DEFAULT, TCR_REG );
 374         SMC_outw( dev, RCR_DEFAULT, RCR_REG );
 375
 376         /* clear MII_DIS */
 377 /*      smc_write_phy_register(PHY_CNTL_REG, 0x0000); */
 378 }
 379
 380 /*
 381  . Function: smc_halt
 382  . Purpose:  closes down the SMC91xxx chip.
 383  . Method:
 384  .      1. zero the interrupt mask
 385  .      2. clear the enable receive flag
 386  .      3. clear the enable xmit flags
 387  .
 388  . TODO:
 389  .   (1) maybe utilize power down mode.
 390  .      Why not yet?  Because while the chip will go into power down mode,
 391  .      the manual says that it will wake up in response to any I/O requests
 392  .      in the register space.   Empirical results do not show this working.
 393 */
 394 static void smc_halt(struct eth_device *dev)
 395 {
 396         PRINTK2("%s: smc_halt\n", SMC_DEV_NAME);
 397
 398         /* no more interrupts for me */
 399         SMC_SELECT_BANK( dev, 2 );
 400         SMC_outb( dev, 0, IM_REG );
 401
 402         /* and tell the card to stay away from that nasty outside world */
 403         SMC_SELECT_BANK( dev, 0 );
 404         SMC_outb( dev, RCR_CLEAR, RCR_REG );
 405         SMC_outb( dev, TCR_CLEAR, TCR_REG );
 406
 407         swap_to(FLASH);
 408 }
 409
 410
 411 /*
 412  . Function:  smc_send(struct net_device * )
 413  . Purpose:
 414  .      This sends the actual packet to the SMC9xxx chip.
 415  .
 416  . Algorithm:
 417  .      First, see if a saved_skb is available.
 418  .              ( this should NOT be called if there is no 'saved_skb'
 419  .      Now, find the packet number that the chip allocated
 420  .      Point the data pointers at it in memory
 421  .      Set the length word in the chip's memory
 422  .      Dump the packet to chip memory
 423  .      Check if a last byte is needed ( odd length packet )
 424  .              if so, set the control flag right
 425  .      Tell the card to send it
 426  .      Enable the transmit interrupt, so I know if it failed
 427  .      Free the kernel data if I actually sent it.
 428 */
 429 static int smc_send(struct eth_device *dev, volatile void *packet,
 430         int packet_length)
 431 {
 432         byte packet_no;
 433         byte *buf;
 434         int length;
 435         int numPages;
 436         int try = 0;
 437         int time_out;
 438         byte status;
 439         byte saved_pnr;
 440         word saved_ptr;
 441
 442         /* save PTR and PNR registers before manipulation */
 443         SMC_SELECT_BANK (dev, 2);
 444         saved_pnr = SMC_inb( dev, PN_REG );
 445         saved_ptr = SMC_inw( dev, PTR_REG );
 446
 447         PRINTK3 ("%s: smc_hardware_send_packet\n", SMC_DEV_NAME);
 448
 449         length = ETH_ZLEN < packet_length ? packet_length : ETH_ZLEN;
 450
 451         /* allocate memory
 452          ** The MMU wants the number of pages to be the number of 256 bytes
 453          ** 'pages', minus 1 ( since a packet can't ever have 0 pages :) )
 454          **
 455          ** The 91C111 ignores the size bits, but the code is left intact
 456          ** for backwards and future compatibility.
 457          **
 458          ** Pkt size for allocating is data length +6 (for additional status
 459          ** words, length and ctl!)
 460          **
 461          ** If odd size then last byte is included in this header.
 462          */
 463         numPages = ((length & 0xfffe) + 6);
 464         numPages >>= 8;         /* Divide by 256 */
 465
 466         if (numPages > 7) {
 467                 printf ("%s: Far too big packet error. \n", SMC_DEV_NAME);
 468                 return 0;
 469         }
 470
 471         /* now, try to allocate the memory */
 472         SMC_SELECT_BANK (dev, 2);
 473         SMC_outw (dev, MC_ALLOC | numPages, MMU_CMD_REG);
 474
 475         /* FIXME: the ALLOC_INT bit never gets set *
 476          * so the following will always give a     *
 477          * memory allocation error.                *
 478          * same code works in armboot though       *
 479          * -ro
 480          */
 481
 482 again:
 483         try++;
 484         time_out = MEMORY_WAIT_TIME;
 485         do {
 486                 status = SMC_inb (dev, SMC91111_INT_REG);
 487                 if (status & IM_ALLOC_INT) {
 488                         /* acknowledge the interrupt */
 489                         SMC_outb (dev, IM_ALLOC_INT, SMC91111_INT_REG);
 490                         break;
 491                 }
 492         } while (--time_out);
 493
 494         if (!time_out) {
 495                 PRINTK2 ("%s: memory allocation, try %d failed ...\n",
 496                          SMC_DEV_NAME, try);
 497                 if (try < SMC_ALLOC_MAX_TRY)
 498                         goto again;
 499                 else
 500                         return 0;
 501         }
 502
 503         PRINTK2 ("%s: memory allocation, try %d succeeded ...\n",
 504                  SMC_DEV_NAME, try);
 505
 506         buf = (byte *) packet;
 507
 508         /* If I get here, I _know_ there is a packet slot waiting for me */
 509         packet_no = SMC_inb (dev, AR_REG);
 510         if (packet_no & AR_FAILED) {
 511                 /* or isn't there?  BAD CHIP! */
 512                 printf ("%s: Memory allocation failed. \n", SMC_DEV_NAME);
 513                 return 0;
 514         }
 515
 516         /* we have a packet address, so tell the card to use it */
 517 #ifndef CONFIG_XAENIAX
 518         SMC_outb (dev, packet_no, PN_REG);
 519 #else
 520         /* On Xaeniax board, we can't use SMC_outb here because that way
 521          * the Allocate MMU command will end up written to the command register
 522          * as well, which will lead to a problem.
 523          */
 524         SMC_outl (dev, packet_no << 16, 0);
 525 #endif
 526         /* do not write new ptr value if Write data fifo not empty */
 527         while ( saved_ptr & PTR_NOTEMPTY )
 528                 printf ("Write data fifo not empty!\n");
 529
 530         /* point to the beginning of the packet */
 531         SMC_outw (dev, PTR_AUTOINC, PTR_REG);
 532
 533         PRINTK3 ("%s: Trying to xmit packet of length %x\n",
 534                  SMC_DEV_NAME, length);
 535
 536 #if SMC_DEBUG > 2
 537         printf ("Transmitting Packet\n");
 538         print_packet (buf, length);
 539 #endif
 540
 541         /* send the packet length ( +6 for status, length and ctl byte )
 542            and the status word ( set to zeros ) */
 543 #ifdef USE_32_BIT
 544         SMC_outl (dev, (length + 6) << 16, SMC91111_DATA_REG);
 545 #else
 546         SMC_outw (dev, 0, SMC91111_DATA_REG);
 547         /* send the packet length ( +6 for status words, length, and ctl */
 548         SMC_outw (dev, (length + 6), SMC91111_DATA_REG);
 549 #endif
 550
 551         /* send the actual data
 552            . I _think_ it's faster to send the longs first, and then
 553            . mop up by sending the last word.  It depends heavily
 554            . on alignment, at least on the 486.  Maybe it would be
 555            . a good idea to check which is optimal?  But that could take
 556            . almost as much time as is saved?
 557          */
 558 #ifdef USE_32_BIT
 559         SMC_outsl (dev, SMC91111_DATA_REG, buf, length >> 2);
 560 #ifndef CONFIG_XAENIAX
 561         if (length & 0x2)
 562                 SMC_outw (dev, *((word *) (buf + (length & 0xFFFFFFFC))),
 563                           SMC91111_DATA_REG);
 564 #else
 565         /* On XANEIAX, we can only use 32-bit writes, so we need to handle
 566          * unaligned tail part specially. The standard code doesn't work.
 567          */
 568         if ((length & 3) == 3) {
 569                 u16 * ptr = (u16*) &buf[length-3];
 570                 SMC_outl(dev, (*ptr) | ((0x2000 | buf[length-1]) << 16),
 571                                 SMC91111_DATA_REG);
 572         } else if ((length & 2) == 2) {
 573                 u16 * ptr = (u16*) &buf[length-2];
 574                 SMC_outl(dev, *ptr, SMC91111_DATA_REG);
 575         } else if (length & 1) {
 576                 SMC_outl(dev, (0x2000 | buf[length-1]), SMC91111_DATA_REG);
 577         } else {
 578                 SMC_outl(dev, 0, SMC91111_DATA_REG);
 579         }
 580 #endif
 581 #else
 582         SMC_outsw (dev, SMC91111_DATA_REG, buf, (length) >> 1);
 583 #endif /* USE_32_BIT */
 584
 585 #ifndef CONFIG_XAENIAX
 586         /* Send the last byte, if there is one.   */
 587         if ((length & 1) == 0) {
 588                 SMC_outw (dev, 0, SMC91111_DATA_REG);
 589         } else {
 590                 SMC_outw (dev, buf[length - 1] | 0x2000, SMC91111_DATA_REG);
 591         }
 592 #endif
 593
 594         /* and let the chipset deal with it */
 595         SMC_outw (dev, MC_ENQUEUE, MMU_CMD_REG);
 596
 597         /* poll for TX INT */
 598         /* if (poll4int (dev, IM_TX_INT, SMC_TX_TIMEOUT)) { */
 599         /* poll for TX_EMPTY INT - autorelease enabled */
 600         if (poll4int(dev, IM_TX_EMPTY_INT, SMC_TX_TIMEOUT)) {
 601                 /* sending failed */
 602                 PRINTK2 ("%s: TX timeout, sending failed...\n", SMC_DEV_NAME);
 603
 604                 /* release packet */
 605                 /* no need to release, MMU does that now */
 606 #ifdef CONFIG_XAENIAX
 607                  SMC_outw (dev, MC_FREEPKT, MMU_CMD_REG);
 608 #endif
 609
 610                 /* wait for MMU getting ready (low) */
 611                 while (SMC_inw (dev, MMU_CMD_REG) & MC_BUSY) {
 612                         udelay (10);
 613                 }
 614
 615                 PRINTK2 ("MMU ready\n");
 616
 617
 618                 return 0;
 619         } else {
 620                 /* ack. int */
 621                 SMC_outb (dev, IM_TX_EMPTY_INT, SMC91111_INT_REG);
 622                 /* SMC_outb (IM_TX_INT, SMC91111_INT_REG); */
 623                 PRINTK2 ("%s: Sent packet of length %d \n", SMC_DEV_NAME,
 624                          length);
 625
 626                 /* release packet */
 627                 /* no need to release, MMU does that now */
 628 #ifdef CONFIG_XAENIAX
 629                 SMC_outw (dev, MC_FREEPKT, MMU_CMD_REG);
 630 #endif
 631
 632                 /* wait for MMU getting ready (low) */
 633                 while (SMC_inw (dev, MMU_CMD_REG) & MC_BUSY) {
 634                         udelay (10);
 635                 }
 636
 637                 PRINTK2 ("MMU ready\n");
 638
 639
 640         }
 641
 642         /* restore previously saved registers */
 643 #ifndef CONFIG_XAENIAX
 644         SMC_outb( dev, saved_pnr, PN_REG );
 645 #else
 646         /* On Xaeniax board, we can't use SMC_outb here because that way
 647          * the Allocate MMU command will end up written to the command register
 648          * as well, which will lead to a problem.
 649          */
 650         SMC_outl(dev, saved_pnr << 16, 0);
 651 #endif
 652         SMC_outw( dev, saved_ptr, PTR_REG );
 653
 654         return length;
 655 }
 656
 657 /*
 658  * Open and Initialize the board
 659  *
 660  * Set up everything, reset the card, etc ..
 661  *
 662  */
 663 static int smc_init(struct eth_device *dev, bd_t *bd)
 664 {
 665         int i;
 666
 667         swap_to(ETHERNET);
 668
 669         PRINTK2 ("%s: smc_init\n", SMC_DEV_NAME);
 670
 671         /* reset the hardware */
 672         smc_reset (dev);
 673         smc_enable (dev);
 674
 675         /* Configure the PHY */
 676 #ifndef CONFIG_SMC91111_EXT_PHY
 677         smc_phy_configure (dev);
 678 #endif
 679
 680         /* conservative setting (10Mbps, HalfDuplex, no AutoNeg.) */
 681 /*      SMC_SELECT_BANK(dev, 0); */
 682 /*      SMC_outw(dev, 0, RPC_REG); */
 683         SMC_SELECT_BANK (dev, 1);
 684
 685 #ifdef USE_32_BIT
 686         for (i = 0; i < 6; i += 2) {
 687                 word address;
 688
 689                 address = dev->enetaddr[i + 1] << 8;
 690                 address |= dev->enetaddr[i];
 691                 SMC_outw(dev, address, (ADDR0_REG + i));
 692         }
 693 #else
 694         for (i = 0; i < 6; i++)
 695                 SMC_outb(dev, dev->enetaddr[i], (ADDR0_REG + i));
 696 #endif
 697
 698         printf(SMC_DEV_NAME ": MAC %pM\n", dev->enetaddr);
 699
 700         return 0;
 701 }
 702
 703 /*-------------------------------------------------------------
 704  .
 705  . smc_rcv -  receive a packet from the card
 706  .
 707  . There is ( at least ) a packet waiting to be read from
 708  . chip-memory.
 709  .
 710  . o Read the status
 711  . o If an error, record it
 712  . o otherwise, read in the packet
 713  --------------------------------------------------------------
 714 */
 715 static int smc_rcv(struct eth_device *dev)
 716 {
 717         int     packet_number;
 718         word    status;
 719         word    packet_length;
 720         int     is_error = 0;
 721 #ifdef USE_32_BIT
 722         dword stat_len;
 723 #endif
 724         byte saved_pnr;
 725         word saved_ptr;
 726
 727         SMC_SELECT_BANK(dev, 2);
 728         /* save PTR and PTR registers */
 729         saved_pnr = SMC_inb( dev, PN_REG );
 730         saved_ptr = SMC_inw( dev, PTR_REG );
 731
 732         packet_number = SMC_inw( dev, RXFIFO_REG );
 733
 734         if ( packet_number & RXFIFO_REMPTY ) {
 735
 736                 return 0;
 737         }
 738
 739         PRINTK3("%s: smc_rcv\n", SMC_DEV_NAME);
 740         /*  start reading from the start of the packet */
 741         SMC_outw( dev, PTR_READ | PTR_RCV | PTR_AUTOINC, PTR_REG );
 742
 743         /* First two words are status and packet_length */
 744 #ifdef USE_32_BIT
 745         stat_len = SMC_inl(dev, SMC91111_DATA_REG);
 746         status = stat_len & 0xffff;
 747         packet_length = stat_len >> 16;
 748 #else
 749         status          = SMC_inw( dev, SMC91111_DATA_REG );
 750         packet_length   = SMC_inw( dev, SMC91111_DATA_REG );
 751 #endif
 752
 753         packet_length &= 0x07ff;  /* mask off top bits */
 754
 755         PRINTK2("RCV: STATUS %4x LENGTH %4x\n", status, packet_length );
 756
 757         if ( !(status & RS_ERRORS ) ){
 758                 /* Adjust for having already read the first two words */
 759                 packet_length -= 4; /*4; */
 760
 761
 762                 /* set odd length for bug in LAN91C111, */
 763                 /* which never sets RS_ODDFRAME */
 764                 /* TODO ? */
 765
 766
 767 #ifdef USE_32_BIT
 768                 PRINTK3(" Reading %d dwords (and %d bytes) \n",
 769                         packet_length >> 2, packet_length & 3 );
 770                 /* QUESTION:  Like in the TX routine, do I want
 771                    to send the DWORDs or the bytes first, or some
 772                    mixture.  A mixture might improve already slow PIO
 773                    performance  */
 774                 SMC_insl( dev, SMC91111_DATA_REG, NetRxPackets[0],
 775                         packet_length >> 2 );
 776                 /* read the left over bytes */
 777                 if (packet_length & 3) {
 778                         int i;
 779
 780                         byte *tail = (byte *)(NetRxPackets[0] +
 781                                 (packet_length & ~3));
 782                         dword leftover = SMC_inl(dev, SMC91111_DATA_REG);
 783                         for (i=0; i<(packet_length & 3); i++)
 784                                 *tail++ = (byte) (leftover >> (8*i)) & 0xff;
 785                 }
 786 #else
 787                 PRINTK3(" Reading %d words and %d byte(s) \n",
 788                         (packet_length >> 1 ), packet_length & 1 );
 789                 SMC_insw(dev, SMC91111_DATA_REG , NetRxPackets[0],
 790                         packet_length >> 1);
 791
 792 #endif /* USE_32_BIT */
 793
 794 #if     SMC_DEBUG > 2
 795                 printf("Receiving Packet\n");
 796                 print_packet( NetRxPackets[0], packet_length );
 797 #endif
 798         } else {
 799                 /* error ... */
 800                 /* TODO ? */
 801                 is_error = 1;
 802         }
 803
 804         while ( SMC_inw( dev, MMU_CMD_REG ) & MC_BUSY )
 805                 udelay(1); /* Wait until not busy */
 806
 807         /*  error or good, tell the card to get rid of this packet */
 808         SMC_outw( dev, MC_RELEASE, MMU_CMD_REG );
 809
 810         while ( SMC_inw( dev, MMU_CMD_REG ) & MC_BUSY )
 811                 udelay(1); /* Wait until not busy */
 812
 813         /* restore saved registers */
 814 #ifndef CONFIG_XAENIAX
 815         SMC_outb( dev, saved_pnr, PN_REG );
 816 #else
 817         /* On Xaeniax board, we can't use SMC_outb here because that way
 818          * the Allocate MMU command will end up written to the command register
 819          * as well, which will lead to a problem.
 820          */
 821         SMC_outl( dev, saved_pnr << 16, 0);
 822 #endif
 823         SMC_outw( dev, saved_ptr, PTR_REG );
 824
 825         if (!is_error) {
 826                 /* Pass the packet up to the protocol layers. */
 827                 NetReceive(NetRxPackets[0], packet_length);
 828                 return packet_length;
 829         } else {
 830                 return 0;
 831         }
 832
 833 }
 834
 835
 836 #if 0
 837 /*------------------------------------------------------------
 838  . Modify a bit in the LAN91C111 register set
 839  .-------------------------------------------------------------*/
 840 static word smc_modify_regbit(struct eth_device *dev, int bank, int ioaddr, int reg,
 841         unsigned int bit, int val)
 842 {
 843         word regval;
 844
 845         SMC_SELECT_BANK( dev, bank );
 846
 847         regval = SMC_inw( dev, reg );
 848         if (val)
 849                 regval |= bit;
 850         else
 851                 regval &= ~bit;
 852
 853         SMC_outw( dev, regval, 0 );
 854         return(regval);
 855 }
 856
 857
 858 /*------------------------------------------------------------
 859  . Retrieve a bit in the LAN91C111 register set
 860  .-------------------------------------------------------------*/
 861 static int smc_get_regbit(struct eth_device *dev, int bank, int ioaddr, int reg, unsigned int bit)
 862 {
 863         SMC_SELECT_BANK( dev, bank );
 864         if ( SMC_inw( dev, reg ) & bit)
 865                 return(1);
 866         else
 867                 return(0);
 868 }
 869
 870
 871 /*------------------------------------------------------------
 872  . Modify a LAN91C111 register (word access only)
 873  .-------------------------------------------------------------*/
 874 static void smc_modify_reg(struct eth_device *dev, int bank, int ioaddr, int reg, word val)
 875 {
 876         SMC_SELECT_BANK( dev, bank );
 877         SMC_outw( dev, val, reg );
 878 }
 879
 880
 881 /*------------------------------------------------------------
 882  . Retrieve a LAN91C111 register (word access only)
 883  .-------------------------------------------------------------*/
 884 static int smc_get_reg(struct eth_device *dev, int bank, int ioaddr, int reg)
 885 {
 886         SMC_SELECT_BANK( dev, bank );
 887         return(SMC_inw( dev, reg ));
 888 }
 889
 890 #endif /* 0 */
 891
 892 /*---PHY CONTROL AND CONFIGURATION----------------------------------------- */
 893
 894 #if (SMC_DEBUG > 2 )
 895
 896 /*------------------------------------------------------------
 897  . Debugging function for viewing MII Management serial bitstream
 898  .-------------------------------------------------------------*/
 899 static void smc_dump_mii_stream (byte * bits, int size)
 900 {
 901         int i;
 902
 903         printf ("BIT#:");
 904         for (i = 0; i < size; ++i) {
 905                 printf ("%d", i % 10);
 906         }
 907
 908         printf ("\nMDOE:");
 909         for (i = 0; i < size; ++i) {
 910                 if (bits[i] & MII_MDOE)
 911                         printf ("1");
 912                 else
 913                         printf ("0");
 914         }
 915
 916         printf ("\nMDO :");
 917         for (i = 0; i < size; ++i) {
 918                 if (bits[i] & MII_MDO)
 919                         printf ("1");
 920                 else
 921                         printf ("0");
 922         }
 923
 924         printf ("\nMDI :");
 925         for (i = 0; i < size; ++i) {
 926                 if (bits[i] & MII_MDI)
 927                         printf ("1");
 928                 else
 929                         printf ("0");
 930         }
 931
 932         printf ("\n");
 933 }
 934 #endif
 935
 936 /*------------------------------------------------------------
 937  . Reads a register from the MII Management serial interface
 938  .-------------------------------------------------------------*/
 939 #ifndef CONFIG_SMC91111_EXT_PHY
 940 static word smc_read_phy_register (struct eth_device *dev, byte phyreg)
 941 {
 942         int oldBank;
 943         int i;
 944         byte mask;
 945         word mii_reg;
 946         byte bits[64];
 947         int clk_idx = 0;
 948         int input_idx;
 949         word phydata;
 950         byte phyaddr = SMC_PHY_ADDR;
 951
 952         /* 32 consecutive ones on MDO to establish sync */
 953         for (i = 0; i < 32; ++i)
 954                 bits[clk_idx++] = MII_MDOE | MII_MDO;
 955
 956         /* Start code <01> */
 957         bits[clk_idx++] = MII_MDOE;
 958         bits[clk_idx++] = MII_MDOE | MII_MDO;
 959
 960         /* Read command <10> */
 961         bits[clk_idx++] = MII_MDOE | MII_MDO;
 962         bits[clk_idx++] = MII_MDOE;
 963
 964         /* Output the PHY address, msb first */
 965         mask = (byte) 0x10;
 966         for (i = 0; i < 5; ++i) {
 967                 if (phyaddr & mask)
 968                         bits[clk_idx++] = MII_MDOE | MII_MDO;
 969                 else
 970                         bits[clk_idx++] = MII_MDOE;
 971
 972                 /* Shift to next lowest bit */
 973                 mask >>= 1;
 974         }
 975
 976         /* Output the phy register number, msb first */
 977         mask = (byte) 0x10;
 978         for (i = 0; i < 5; ++i) {
 979                 if (phyreg & mask)
 980                         bits[clk_idx++] = MII_MDOE | MII_MDO;
 981                 else
 982                         bits[clk_idx++] = MII_MDOE;
 983
 984                 /* Shift to next lowest bit */
 985                 mask >>= 1;
 986         }
 987
 988         /* Tristate and turnaround (2 bit times) */
 989         bits[clk_idx++] = 0;
 990         /*bits[clk_idx++] = 0; */
 991
 992         /* Input starts at this bit time */
 993         input_idx = clk_idx;
 994
 995         /* Will input 16 bits */
 996         for (i = 0; i < 16; ++i)
 997                 bits[clk_idx++] = 0;
 998
 999         /* Final clock bit */
1000         bits[clk_idx++] = 0;
1001
1002         /* Save the current bank */
1003         oldBank = SMC_inw (dev, BANK_SELECT);
1004
1005         /* Select bank 3 */
1006         SMC_SELECT_BANK (dev, 3);
1007
1008         /* Get the current MII register value */
1009         mii_reg = SMC_inw (dev, MII_REG);
1010
1011         /* Turn off all MII Interface bits */
1012         mii_reg &= ~(MII_MDOE | MII_MCLK | MII_MDI | MII_MDO);
1013
1014         /* Clock all 64 cycles */
1015         for (i = 0; i < sizeof bits; ++i) {
1016                 /* Clock Low - output data */
1017                 SMC_outw (dev, mii_reg | bits[i], MII_REG);
1018                 udelay (SMC_PHY_CLOCK_DELAY);
1019
1020
1021                 /* Clock Hi - input data */
1022                 SMC_outw (dev, mii_reg | bits[i] | MII_MCLK, MII_REG);
1023                 udelay (SMC_PHY_CLOCK_DELAY);
1024                 bits[i] |= SMC_inw (dev, MII_REG) & MII_MDI;
1025         }
1026
1027         /* Return to idle state */
1028         /* Set clock to low, data to low, and output tristated */
1029         SMC_outw (dev, mii_reg, MII_REG);
1030         udelay (SMC_PHY_CLOCK_DELAY);
1031
1032         /* Restore original bank select */
1033         SMC_SELECT_BANK (dev, oldBank);
1034
1035         /* Recover input data */
1036         phydata = 0;
1037         for (i = 0; i < 16; ++i) {
1038                 phydata <<= 1;
1039
1040                 if (bits[input_idx++] & MII_MDI)
1041                         phydata |= 0x0001;
1042         }
1043
1044 #if (SMC_DEBUG > 2 )
1045         printf ("smc_read_phy_register(): phyaddr=%x,phyreg=%x,phydata=%x\n",
1046                 phyaddr, phyreg, phydata);
1047         smc_dump_mii_stream (bits, sizeof bits);
1048 #endif
1049
1050         return (phydata);
1051 }
1052
1053
1054 /*------------------------------------------------------------
1055  . Writes a register to the MII Management serial interface
1056  .-------------------------------------------------------------*/
1057 static void smc_write_phy_register (struct eth_device *dev, byte phyreg,
1058         word phydata)
1059 {
1060         int oldBank;
1061         int i;
1062         word mask;
1063         word mii_reg;
1064         byte bits[65];
1065         int clk_idx = 0;
1066         byte phyaddr = SMC_PHY_ADDR;
1067
1068         /* 32 consecutive ones on MDO to establish sync */
1069         for (i = 0; i < 32; ++i)
1070                 bits[clk_idx++] = MII_MDOE | MII_MDO;
1071
1072         /* Start code <01> */
1073         bits[clk_idx++] = MII_MDOE;
1074         bits[clk_idx++] = MII_MDOE | MII_MDO;
1075
1076         /* Write command <01> */
1077         bits[clk_idx++] = MII_MDOE;
1078         bits[clk_idx++] = MII_MDOE | MII_MDO;
1079
1080         /* Output the PHY address, msb first */
1081         mask = (byte) 0x10;
1082         for (i = 0; i < 5; ++i) {
1083                 if (phyaddr & mask)
1084                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1085                 else
1086                         bits[clk_idx++] = MII_MDOE;
1087
1088                 /* Shift to next lowest bit */
1089                 mask >>= 1;
1090         }
1091
1092         /* Output the phy register number, msb first */
1093         mask = (byte) 0x10;
1094         for (i = 0; i < 5; ++i) {
1095                 if (phyreg & mask)
1096                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1097                 else
1098                         bits[clk_idx++] = MII_MDOE;
1099
1100                 /* Shift to next lowest bit */
1101                 mask >>= 1;
1102         }
1103
1104         /* Tristate and turnaround (2 bit times) */
1105         bits[clk_idx++] = 0;
1106         bits[clk_idx++] = 0;
1107
1108         /* Write out 16 bits of data, msb first */
1109         mask = 0x8000;
1110         for (i = 0; i < 16; ++i) {
1111                 if (phydata & mask)
1112                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1113                 else
1114                         bits[clk_idx++] = MII_MDOE;
1115
1116                 /* Shift to next lowest bit */
1117                 mask >>= 1;
1118         }
1119
1120         /* Final clock bit (tristate) */
1121         bits[clk_idx++] = 0;
1122
1123         /* Save the current bank */
1124         oldBank = SMC_inw (dev, BANK_SELECT);
1125
1126         /* Select bank 3 */
1127         SMC_SELECT_BANK (dev, 3);
1128
1129         /* Get the current MII register value */
1130         mii_reg = SMC_inw (dev, MII_REG);
1131
1132         /* Turn off all MII Interface bits */
1133         mii_reg &= ~(MII_MDOE | MII_MCLK | MII_MDI | MII_MDO);
1134
1135         /* Clock all cycles */
1136         for (i = 0; i < sizeof bits; ++i) {
1137                 /* Clock Low - output data */
1138                 SMC_outw (dev, mii_reg | bits[i], MII_REG);
1139                 udelay (SMC_PHY_CLOCK_DELAY);
1140
1141
1142                 /* Clock Hi - input data */
1143                 SMC_outw (dev, mii_reg | bits[i] | MII_MCLK, MII_REG);
1144                 udelay (SMC_PHY_CLOCK_DELAY);
1145                 bits[i] |= SMC_inw (dev, MII_REG) & MII_MDI;
1146         }
1147
1148         /* Return to idle state */
1149         /* Set clock to low, data to low, and output tristated */
1150         SMC_outw (dev, mii_reg, MII_REG);
1151         udelay (SMC_PHY_CLOCK_DELAY);
1152
1153         /* Restore original bank select */
1154         SMC_SELECT_BANK (dev, oldBank);
1155
1156 #if (SMC_DEBUG > 2 )
1157         printf ("smc_write_phy_register(): phyaddr=%x,phyreg=%x,phydata=%x\n",
1158                 phyaddr, phyreg, phydata);
1159         smc_dump_mii_stream (bits, sizeof bits);
1160 #endif
1161 }
1162 #endif /* !CONFIG_SMC91111_EXT_PHY */
1163
1164
1165 /*------------------------------------------------------------
1166  . Waits the specified number of milliseconds - kernel friendly
1167  .-------------------------------------------------------------*/
1168 #ifndef CONFIG_SMC91111_EXT_PHY
1169 static void smc_wait_ms(unsigned int ms)
1170 {
1171         udelay(ms*1000);
1172 }
1173 #endif /* !CONFIG_SMC91111_EXT_PHY */
1174
1175
1176 /*------------------------------------------------------------
1177  . Configures the specified PHY using Autonegotiation. Calls
1178  . smc_phy_fixed() if the user has requested a certain config.
1179  .-------------------------------------------------------------*/
1180 #ifndef CONFIG_SMC91111_EXT_PHY
1181 static void smc_phy_configure (struct eth_device *dev)
1182 {
1183         int timeout;
1184         byte phyaddr;
1185         word my_phy_caps;       /* My PHY capabilities */
1186         word my_ad_caps;        /* My Advertised capabilities */
1187         word status = 0;        /*;my status = 0 */
1188         int failed = 0;
1189
1190         PRINTK3 ("%s: smc_program_phy()\n", SMC_DEV_NAME);
1191
1192
1193         /* Get the detected phy address */
1194         phyaddr = SMC_PHY_ADDR;
1195
1196         /* Reset the PHY, setting all other bits to zero */
1197         smc_write_phy_register (dev, PHY_CNTL_REG, PHY_CNTL_RST);
1198
1199         /* Wait for the reset to complete, or time out */
1200         timeout = 6;            /* Wait up to 3 seconds */
1201         while (timeout--) {
1202                 if (!(smc_read_phy_register (dev, PHY_CNTL_REG)
1203                       & PHY_CNTL_RST)) {
1204                         /* reset complete */
1205                         break;
1206                 }
1207
1208                 smc_wait_ms (500);      /* wait 500 millisecs */
1209         }
1210
1211         if (timeout < 1) {
1212                 printf ("%s:PHY reset timed out\n", SMC_DEV_NAME);
1213                 goto smc_phy_configure_exit;
1214         }
1215
1216         /* Read PHY Register 18, Status Output */
1217         /* lp->lastPhy18 = smc_read_phy_register(PHY_INT_REG); */
1218
1219         /* Enable PHY Interrupts (for register 18) */
1220         /* Interrupts listed here are disabled */
1221         smc_write_phy_register (dev, PHY_MASK_REG, 0xffff);
1222
1223         /* Configure the Receive/Phy Control register */
1224         SMC_SELECT_BANK (dev, 0);
1225         SMC_outw (dev, RPC_DEFAULT, RPC_REG);
1226
1227         /* Copy our capabilities from PHY_STAT_REG to PHY_AD_REG */
1228         my_phy_caps = smc_read_phy_register (dev, PHY_STAT_REG);
1229         my_ad_caps = PHY_AD_CSMA;       /* I am CSMA capable */
1230
1231         if (my_phy_caps & PHY_STAT_CAP_T4)
1232                 my_ad_caps |= PHY_AD_T4;
1233
1234         if (my_phy_caps & PHY_STAT_CAP_TXF)
1235                 my_ad_caps |= PHY_AD_TX_FDX;
1236
1237         if (my_phy_caps & PHY_STAT_CAP_TXH)
1238                 my_ad_caps |= PHY_AD_TX_HDX;
1239
1240         if (my_phy_caps & PHY_STAT_CAP_TF)
1241                 my_ad_caps |= PHY_AD_10_FDX;
1242
1243         if (my_phy_caps & PHY_STAT_CAP_TH)
1244                 my_ad_caps |= PHY_AD_10_HDX;
1245
1246         /* Update our Auto-Neg Advertisement Register */
1247         smc_write_phy_register (dev, PHY_AD_REG, my_ad_caps);
1248
1249         /* Read the register back.  Without this, it appears that when */
1250         /* auto-negotiation is restarted, sometimes it isn't ready and */
1251         /* the link does not come up. */
1252         smc_read_phy_register(dev, PHY_AD_REG);
1253
1254         PRINTK2 ("%s: phy caps=%x\n", SMC_DEV_NAME, my_phy_caps);
1255         PRINTK2 ("%s: phy advertised caps=%x\n", SMC_DEV_NAME, my_ad_caps);
1256
1257         /* Restart auto-negotiation process in order to advertise my caps */
1258         smc_write_phy_register (dev, PHY_CNTL_REG,
1259                                 PHY_CNTL_ANEG_EN | PHY_CNTL_ANEG_RST);
1260
1261         /* Wait for the auto-negotiation to complete.  This may take from */
1262         /* 2 to 3 seconds. */
1263         /* Wait for the reset to complete, or time out */
1264         timeout = CONFIG_SMC_AUTONEG_TIMEOUT * 2;
1265         while (timeout--) {
1266
1267                 status = smc_read_phy_register (dev, PHY_STAT_REG);
1268                 if (status & PHY_STAT_ANEG_ACK) {
1269                         /* auto-negotiate complete */
1270                         break;
1271                 }
1272
1273                 smc_wait_ms (500);      /* wait 500 millisecs */
1274
1275                 /* Restart auto-negotiation if remote fault */
1276                 if (status & PHY_STAT_REM_FLT) {
1277                         printf ("%s: PHY remote fault detected\n",
1278                                 SMC_DEV_NAME);
1279
1280                         /* Restart auto-negotiation */
1281                         printf ("%s: PHY restarting auto-negotiation\n",
1282                                 SMC_DEV_NAME);
1283                         smc_write_phy_register (dev, PHY_CNTL_REG,
1284                                                 PHY_CNTL_ANEG_EN |
1285                                                 PHY_CNTL_ANEG_RST |
1286                                                 PHY_CNTL_SPEED |
1287                                                 PHY_CNTL_DPLX);
1288                 }
1289         }
1290
1291         if (timeout < 1) {
1292                 printf ("%s: PHY auto-negotiate timed out\n", SMC_DEV_NAME);
1293                 failed = 1;
1294         }
1295
1296         /* Fail if we detected an auto-negotiate remote fault */
1297         if (status & PHY_STAT_REM_FLT) {
1298                 printf ("%s: PHY remote fault detected\n", SMC_DEV_NAME);
1299                 failed = 1;
1300         }
1301
1302         /* Re-Configure the Receive/Phy Control register */
1303         SMC_outw (dev, RPC_DEFAULT, RPC_REG);
1304
1305 smc_phy_configure_exit: ;
1306
1307 }
1308 #endif /* !CONFIG_SMC91111_EXT_PHY */
1309
1310
1311 #if SMC_DEBUG > 2
1312 static void print_packet( byte * buf, int length )
1313 {
1314         int i;
1315         int remainder;
1316         int lines;
1317
1318         printf("Packet of length %d \n", length );
1319
1320 #if SMC_DEBUG > 3
1321         lines = length / 16;
1322         remainder = length % 16;
1323
1324         for ( i = 0; i < lines ; i ++ ) {
1325                 int cur;
1326
1327                 for ( cur = 0; cur < 8; cur ++ ) {
1328                         byte a, b;
1329
1330                         a = *(buf ++ );
1331                         b = *(buf ++ );
1332                         printf("%02x%02x ", a, b );
1333                 }
1334                 printf("\n");
1335         }
1336         for ( i = 0; i < remainder/2 ; i++ ) {
1337                 byte a, b;
1338
1339                 a = *(buf ++ );
1340                 b = *(buf ++ );
1341                 printf("%02x%02x ", a, b );
1342         }
1343         printf("\n");
1344 #endif
1345 }
1346 #endif
1347
1348 int smc91111_initialize(u8 dev_num, int base_addr)
1349 {
1350         struct smc91111_priv *priv;
1351         struct eth_device *dev;
1352         int i;
1353
1354         priv = malloc(sizeof(*priv));
1355         if (!priv)
1356                 return 0;
1357         dev = malloc(sizeof(*dev));
1358         if (!dev) {
1359                 free(priv);
1360                 return 0;
1361         }
1362
1363         priv->dev_num = dev_num;
1364         dev->priv = priv;
1365         dev->iobase = base_addr;
1366
1367         swap_to(ETHERNET);
1368         SMC_SELECT_BANK(dev, 1);
1369         for (i = 0; i < 6; ++i)
1370                 dev->enetaddr[i] = SMC_inb(dev, (ADDR0_REG + i));
1371         swap_to(FLASH);
1372
1373         dev->init = smc_init;
1374         dev->halt = smc_halt;
1375         dev->send = smc_send;
1376         dev->recv = smc_rcv;
1377         sprintf(dev->name, "%s-%hu", SMC_DEV_NAME, dev_num);
1378
1379         eth_register(dev);
1380         return 0;
1381 }