include/configs/ELPPC.h

   1 /*
   2  * (C) Copyright 2002 ELTEC Elektronik AG
   3  * Frank Gottschling <fgottschling@eltec.de>
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 /*
   9  * board/config.h - configuration options, board specific
  10  */
  11
  12 #ifndef __CONFIG_H
  13 #define __CONFIG_H
  14
  15 #define GTREGREAD(x) 0xffffffff         /* needed for debug */
  16
  17 /*
  18  * High Level Configuration Options
  19  * (easy to change)
  20  */
  21
  22 #define CONFIG_SYS_TEXT_BASE    0xFFF00000
  23
  24 /* these hardware addresses are pretty bogus, please change them to
  25    suit your needs */
  26
  27 /* first ethernet */
  28 #define CONFIG_ETHADDR          00:00:5b:ee:de:ad
  29
  30 #define CONFIG_IPADDR           192.168.0.105
  31 #define CONFIG_SERVERIP         192.168.0.100
  32
  33 #define CONFIG_ELPPC            1       /* this is an BAB740/BAB750 board */
  34
  35 #define CONFIG_BAUDRATE         9600    /* console baudrate */
  36
  37 #undef  CONFIG_WATCHDOG
  38
  39 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
  40
  41 #define CONFIG_ZERO_BOOTDELAY_CHECK
  42
  43 #undef  CONFIG_BOOTARGS
  44 #define CONFIG_BOOTCOMMAND                                  \
  45     "bootp 1000000; "                                       \
  46     "setenv bootargs root=ramfs console=ttyS00,9600 "       \
  47     "ip=${ipaddr}:${serverip}:${rootpath}:${gatewayip}:"    \
  48     "${netmask}:${hostname}:eth0:none; "                    \
  49     "bootm"
  50
  51 #define CONFIG_LOADS_ECHO       0       /* echo off for serial download */
  52 #define CONFIG_SYS_LOADS_BAUD_CHANGE           /* allow baudrate changes */
  53
  54 /*
  55  * BOOTP options
  56  */
  57 #define CONFIG_BOOTP_SUBNETMASK
  58 #define CONFIG_BOOTP_GATEWAY
  59 #define CONFIG_BOOTP_HOSTNAME
  60 #define CONFIG_BOOTP_BOOTPATH
  61
  62 #define CONFIG_BOOTP_BOOTFILESIZE
  63
  64
  65 /*
  66  * Command line configuration.
  67  */
  68 #include <config_cmd_default.h>
  69
  70 #define CONFIG_CMD_PCI
  71 #define CONFIG_CMD_JFFS2
  72
  73
  74 /*
  75  * Miscellaneous configurable options
  76  */
  77 #define CONFIG_SYS_LONGHELP                    /* undef to save memory */
  78 #define CONFIG_SYS_PROMPT              "=> "   /* Monitor Command Prompt */
  79
  80 /*
  81  * choose between COM1 and COM2 as serial console
  82  */
  83 #define CONFIG_CONS_INDEX       1
  84
  85 #if defined(CONFIG_CMD_KGDB)
  86 #define CONFIG_SYS_CBSIZE              1024        /* Console I/O Buffer Size */
  87 #else
  88 #define CONFIG_SYS_CBSIZE              256         /* Console I/O Buffer Size */
  89 #endif
  90 #define CONFIG_SYS_PBSIZE              (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
  91 #define CONFIG_SYS_MAXARGS             16          /* max number of command args    */
  92 #define CONFIG_SYS_BARGSIZE            CONFIG_SYS_CBSIZE  /* Boot Argument Buffer Size    */
  93
  94 #define CONFIG_SYS_MEMTEST_START       0x00000000  /* memtest works on    */
  95 #define CONFIG_SYS_MEMTEST_END         0x04000000  /* 0 ... 64 MB in DRAM    */
  96
  97 #define CONFIG_SYS_LOAD_ADDR           0x1000000   /* default load address    */
  98
  99 #define CONFIG_SYS_HZ                  1000        /* dec. freq: 1 ms ticks */
 100
 101 #define CONFIG_SYS_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
 102
 103 /*
 104  * Low Level Configuration Settings
 105  * (address mappings, register initial values, etc.)
 106  * You should know what you are doing if you make changes here.
 107  */
 108 #define CONFIG_SYS_BOARD_ASM_INIT
 109 #define CONFIG_MISC_INIT_R
 110
 111 /*
 112  * Address mapping scheme for the MPC107 mem controller is mapping B (CHRP)
 113  */
 114 #undef  CONFIG_SYS_ADDRESS_MAP_A
 115
 116 #define CONFIG_SYS_PCI_MEMORY_BUS      0x00000000
 117 #define CONFIG_SYS_PCI_MEMORY_PHYS     0x00000000
 118 #define CONFIG_SYS_PCI_MEMORY_SIZE     0x40000000
 119
 120 #define CONFIG_SYS_PCI_MEM_BUS         0x80000000
 121 #define CONFIG_SYS_PCI_MEM_PHYS        0x80000000
 122 #define CONFIG_SYS_PCI_MEM_SIZE        0x7d000000
 123
 124 #define CONFIG_SYS_ISA_MEM_BUS         0x00000000
 125 #define CONFIG_SYS_ISA_MEM_PHYS        0xfd000000
 126 #define CONFIG_SYS_ISA_MEM_SIZE        0x01000000
 127
 128 #define CONFIG_SYS_PCI_IO_BUS          0x00800000
 129 #define CONFIG_SYS_PCI_IO_PHYS         0xfe800000
 130 #define CONFIG_SYS_PCI_IO_SIZE         0x00400000
 131
 132 #define CONFIG_SYS_ISA_IO_BUS          0x00000000
 133 #define CONFIG_SYS_ISA_IO_PHYS         0xfe000000
 134 #define CONFIG_SYS_ISA_IO_SIZE         0x00800000
 135
 136 /* driver defines FDC,IDE,... */
 137 #define CONFIG_SYS_ISA_IO_BASE_ADDRESS CONFIG_SYS_ISA_IO_PHYS
 138 #define CONFIG_SYS_ISA_IO              CONFIG_SYS_ISA_IO_PHYS
 139 #define CONFIG_SYS_60X_PCI_IO_OFFSET   CONFIG_SYS_ISA_IO_PHYS
 140
 141 /*
 142  * Start addresses for the final memory configuration
 143  * (Set up by the startup code)
 144  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 145  */
 146 #define CONFIG_SYS_SDRAM_BASE          0x00000000
 147
 148 #define CONFIG_SYS_USR_LED_BASE        0x78000000
 149 #define CONFIG_SYS_NVRAM_BASE          0xff000000
 150 #define CONFIG_SYS_UART_BASE           0xff400000
 151 #define CONFIG_SYS_FLASH_BASE          0xfff00000
 152
 153 #define MPC107_EUMB_ADDR        0xfce00000
 154 #define MPC107_EUMB_PI          0xfce41090
 155 #define MPC107_EUMB_GCR         0xfce41020
 156 #define MPC107_EUMB_IACKR       0xfce600a0
 157 #define MPC107_I2C_ADDR         0xfce03000
 158
 159 /*
 160  * Definitions for initial stack pointer and data area
 161  */
 162 #define CONFIG_SYS_INIT_RAM_ADDR       0x00fd0000  /* above the memtest region */
 163 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000
 164 #define CONFIG_SYS_GBL_DATA_OFFSET     (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 165 #define CONFIG_SYS_INIT_SP_OFFSET      CONFIG_SYS_GBL_DATA_OFFSET
 166
 167 /*
 168  * Flash mapping/organization on the MPC10x.
 169  */
 170 #define FLASH_BASE0_PRELIM      0xff800000
 171 #define FLASH_BASE1_PRELIM      0xffc00000
 172
 173 #define CONFIG_SYS_MAX_FLASH_BANKS     2           /* max number of memory banks    */
 174 #define CONFIG_SYS_MAX_FLASH_SECT      67          /* max number of sectors on one chip */
 175
 176 #define CONFIG_SYS_FLASH_ERASE_TOUT    120000      /* Timeout for Flash Erase (in ms) */
 177 #define CONFIG_SYS_FLASH_WRITE_TOUT    500         /* Timeout for Flash Write (in ms) */
 178
 179 /*
 180  * JFFS2 partitions
 181  *
 182  */
 183 /* No command line, one static partition, whole device */
 184 #undef CONFIG_CMD_MTDPARTS
 185 #define CONFIG_JFFS2_DEV                "nor0"
 186 #define CONFIG_JFFS2_PART_SIZE          0xFFFFFFFF
 187 #define CONFIG_JFFS2_PART_OFFSET        0x00000000
 188
 189 /* mtdparts command line support */
 190 /* Note: fake mtd_id used, no linux mtd map file */
 191 /*
 192 #define CONFIG_CMD_MTDPARTS
 193 #define MTDIDS_DEFAULT          "nor0=elppc-0,nor1=elppc-1"
 194 #define MTDPARTS_DEFAULT        "mtdparts=elppc-0:-(jffs2),elppc-1:-(user)"
 195 */
 196
 197 #define CONFIG_SYS_MONITOR_BASE        CONFIG_SYS_FLASH_BASE
 198 #define CONFIG_SYS_MONITOR_LEN         0x40000     /* Reserve 256 kB for Monitor */
 199 #define CONFIG_SYS_MALLOC_LEN          0x20000     /* Reserve 128 kB for malloc() */
 200 #undef  CONFIG_SYS_MEMTEST
 201
 202 /*
 203  * Environment settings
 204  */
 205 #define CONFIG_ENV_OVERWRITE
 206 #define CONFIG_ENV_IS_IN_NVRAM     1           /* use NVRAM for environment vars */
 207 #define CONFIG_SYS_NVRAM_SIZE          0x800       /* NVRAM size (2kB) */
 208 #define CONFIG_ENV_SIZE            0x400       /* Size of Environment vars (1kB) */
 209 #define CONFIG_ENV_ADDR            0x0
 210 #define CONFIG_ENV_MAP_ADRS        0xff000000
 211 #define CONFIG_SYS_NV_SROM_COPY_ADDR   (CONFIG_ENV_ADDR + CONFIG_ENV_SIZE)
 212 #define CONFIG_SYS_NVRAM_ACCESS_ROUTINE            /* only byte accsess alowed */
 213 #define CONFIG_SYS_SROM_SIZE           0x100       /* shadow of revision info is in nvram */
 214
 215 /*
 216  * Serial devices
 217  */
 218 #define CONFIG_SYS_NS16550
 219 #define CONFIG_SYS_NS16550_SERIAL
 220 #define CONFIG_SYS_NS16550_REG_SIZE    1
 221 #define CONFIG_SYS_NS16550_CLK         24000000
 222 #define CONFIG_SYS_NS16550_COM1        (CONFIG_SYS_UART_BASE + 0)
 223 #define CONFIG_SYS_NS16550_COM2        (CONFIG_SYS_UART_BASE + 8)
 224
 225 /*
 226  * PCI stuff
 227  */
 228 #define CONFIG_PCI                                /* include pci support */
 229 #define CONFIG_PCI_INDIRECT_BRIDGE      /* indirect PCI bridge support */
 230 #define CONFIG_PCI_PNP                            /* pci plug-and-play */
 231 #define CONFIG_PCI_HOST         PCI_HOST_AUTO
 232 #undef  CONFIG_PCI_SCAN_SHOW
 233
 234 /*
 235  * Optional Video console (graphic: SMI LynxEM)
 236  */
 237 #define CONFIG_VIDEO
 238 #define CONFIG_CFB_CONSOLE
 239 #define VIDEO_KBD_INIT_FCT    (simple_strtol (getenv("console"), NULL, 10))
 240 #define VIDEO_TSTC_FCT        serial_tstc
 241 #define VIDEO_GETC_FCT        serial_getc
 242
 243 #define CONFIG_VIDEO_SMI_LYNXEM
 244 #define CONFIG_VIDEO_LOGO
 245 #define CONFIG_CONSOLE_EXTRA_INFO
 246
 247 /*
 248  * Initial BATs
 249  */
 250 #if 1
 251
 252 #define CONFIG_SYS_IBAT0L 0
 253 #define CONFIG_SYS_IBAT0U 0
 254 #define CONFIG_SYS_DBAT0L CONFIG_SYS_IBAT1L
 255 #define CONFIG_SYS_DBAT0U CONFIG_SYS_IBAT1U
 256
 257 #define CONFIG_SYS_IBAT1L 0
 258 #define CONFIG_SYS_IBAT1U 0
 259 #define CONFIG_SYS_DBAT1L CONFIG_SYS_IBAT1L
 260 #define CONFIG_SYS_DBAT1U CONFIG_SYS_IBAT1U
 261
 262 #define CONFIG_SYS_IBAT2L 0
 263 #define CONFIG_SYS_IBAT2U 0
 264 #define CONFIG_SYS_DBAT2L CONFIG_SYS_IBAT2L
 265 #define CONFIG_SYS_DBAT2U CONFIG_SYS_IBAT2U
 266
 267 #define CONFIG_SYS_IBAT3L 0
 268 #define CONFIG_SYS_IBAT3U 0
 269 #define CONFIG_SYS_DBAT3L CONFIG_SYS_IBAT3L
 270 #define CONFIG_SYS_DBAT3U CONFIG_SYS_IBAT3U
 271
 272 #else
 273
 274 /* SDRAM */
 275 #define CONFIG_SYS_IBAT0L (CONFIG_SYS_SDRAM_BASE | BATL_RW)
 276 #define CONFIG_SYS_IBAT0U (CONFIG_SYS_SDRAM_BASE | BATU_BL_256M | BATU_VS | BATU_VP)
 277 #define CONFIG_SYS_DBAT0L CONFIG_SYS_IBAT1L
 278 #define CONFIG_SYS_DBAT0U CONFIG_SYS_IBAT1U
 279
 280 /* address range for flashes */
 281 #define CONFIG_SYS_IBAT1L (CONFIG_SYS_FLASH_BASE | BATL_RW | BATL_CACHEINHIBIT)
 282 #define CONFIG_SYS_IBAT1U (CONFIG_SYS_FLASH_BASE | BATU_BL_16M | BATU_VS | BATU_VP)
 283 #define CONFIG_SYS_DBAT1L CONFIG_SYS_IBAT1L
 284 #define CONFIG_SYS_DBAT1U CONFIG_SYS_IBAT1U
 285
 286 /* ISA IO space */
 287 #define CONFIG_SYS_IBAT2L (CONFIG_SYS_ISA_IO | BATL_RW | BATL_CACHEINHIBIT)
 288 #define CONFIG_SYS_IBAT2U (CONFIG_SYS_ISA_IO | BATU_BL_16M | BATU_VS | BATU_VP)
 289 #define CONFIG_SYS_DBAT2L CONFIG_SYS_IBAT2L
 290 #define CONFIG_SYS_DBAT2U CONFIG_SYS_IBAT2U
 291
 292 /* ISA memory space */
 293 #define CONFIG_SYS_IBAT3L (CONFIG_SYS_ISA_MEM | BATL_RW | BATL_CACHEINHIBIT)
 294 #define CONFIG_SYS_IBAT3U (CONFIG_SYS_ISA_MEM | BATU_BL_16M | BATU_VS | BATU_VP)
 295 #define CONFIG_SYS_DBAT3L CONFIG_SYS_IBAT3L
 296 #define CONFIG_SYS_DBAT3U CONFIG_SYS_IBAT3U
 297
 298 #endif
 299
 300 /*
 301  * Speed settings are board specific
 302  */
 303 #define CONFIG_SYS_BUS_CLK      100000000
 304 #define CONFIG_SYS_CPU_CLK      400000000
 305
 306 /*
 307  * For booting Linux, the board info and command line data
 308  * have to be in the first 8 MB of memory, since this is
 309  * the maximum mapped by the Linux kernel during initialization.
 310  */
 311 #define CONFIG_SYS_BOOTMAPSZ           (8 << 20)           /* Initial Memory map for Linux */
 312
 313 /*
 314  * Cache Configuration
 315  */
 316 #define CONFIG_SYS_CACHELINE_SIZE        32    /* For all MPC74xx CPUs */
 317 #if defined(CONFIG_CMD_KGDB)
 318 #define CONFIG_SYS_CACHELINE_SHIFT        5    /* log base 2 of the above value */
 319 #endif
 320
 321 /*
 322  * L2CR setup -- make sure this is right for your board!
 323  * look in include/74xx_7xx.h for the defines used here
 324  */
 325
 326 #define CONFIG_SYS_L2
 327
 328 #if 1
 329 #define L2_INIT     0       /* cpu 750 CXe*/
 330 #else
 331 #define L2_INIT     (L2CR_L2SIZ_2M | L2CR_L2CLK_3 | L2CR_L2RAM_BURST | \
 332                      L2CR_L2OH_5   | L2CR_L2CTL | L2CR_L2WT)
 333 #endif
 334 #define L2_ENABLE   (L2_INIT | L2CR_L2E)
 335
 336 #define CONFIG_EEPRO100
 337 #define CONFIG_SYS_RX_ETH_BUFFER        8               /* use 8 rx buffer on eepro100  */
 338 #define CONFIG_EEPRO100_SROM_WRITE
 339
 340 #endif    /* __CONFIG_H */