include/configs/MPC8260ADS.h

   1 /*
   2  * (C) Copyright 2001
   3  * Stuart Hughes <stuarth@lineo.com>
   4  * This file is based on similar values for other boards found in other
   5  * U-Boot config files, and some that I found in the mpc8260ads manual.
   6  *
   7  * Note: my board is a PILOT rev.
   8  * Note: the mpc8260ads doesn't come with a proper Ethernet MAC address.
   9  *
  10  * (C) Copyright 2003-2004 Arabella Software Ltd.
  11  * Yuli Barcohen <yuli@arabellasw.com>
  12  * Added support for SDRAM DIMMs SPD EEPROM, MII, JFFS2.
  13  * Ported to PQ2FADS-ZU and PQ2FADS-VR boards.
  14  * Ported to MPC8272ADS board.
  15  *
  16  * Copyright (c) 2005 MontaVista Software, Inc.
  17  * Vitaly Bordug <vbordug@ru.mvista.com>
  18  * Added support for PCI bridge on MPC8272ADS
  19  *
  20  * Copyright (C) Freescale Semiconductor, Inc. 2006-2009.
  21  *
  22  * See file CREDITS for list of people who contributed to this
  23  * project.
  24  *
  25  * This program is free software; you can redistribute it and/or
  26  * modify it under the terms of the GNU General Public License as
  27  * published by the Free Software Foundation; either version 2 of
  28  * the License, or (at your option) any later version.
  29  *
  30  * This program is distributed in the hope that it will be useful,
  31  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  32  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  33  * GNU General Public License for more details.
  34  *
  35  * You should have received a copy of the GNU General Public License
  36  * along with this program; if not, write to the Free Software
  37  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  38  * MA 02111-1307 USA
  39  */
  40
  41 #ifndef __CONFIG_H
  42 #define __CONFIG_H
  43
  44 /*
  45  * High Level Configuration Options
  46  * (easy to change)
  47  */
  48
  49 #define CONFIG_MPC8260ADS       1       /* Motorola PQ2 ADS family board */
  50
  51 #define CONFIG_CPM2             1       /* Has a CPM2 */
  52
  53 /*
  54  * Figure out if we are booting low via flash HRCW or high via the BCSR.
  55  */
  56 #if (TEXT_BASE != 0xFFF00000)           /* Boot low (flash HRCW) */
  57 #   define CONFIG_SYS_LOWBOOT           1
  58 #endif
  59
  60 /* ADS flavours */
  61 #define CONFIG_SYS_8260ADS              1       /* MPC8260ADS */
  62 #define CONFIG_SYS_8266ADS              2       /* MPC8266ADS */
  63 #define CONFIG_SYS_PQ2FADS              3       /* PQ2FADS-ZU or PQ2FADS-VR */
  64 #define CONFIG_SYS_8272ADS              4       /* MPC8272ADS */
  65
  66 #ifndef CONFIG_ADSTYPE
  67 #define CONFIG_ADSTYPE          CONFIG_SYS_8260ADS
  68 #endif /* CONFIG_ADSTYPE */
  69
  70 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
  71 #define CONFIG_MPC8272          1
  72 #elif CONFIG_ADSTYPE == CONFIG_SYS_PQ2FADS
  73 /*
  74  * Actually MPC8275, but the code is littered with ifdefs that
  75  * apply to both, or which use this ifdef to assume board-specific
  76  * details. :-(
  77  */
  78 #define CONFIG_MPC8272          1
  79 #else
  80 #define CONFIG_MPC8260          1
  81 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_8272ADS */
  82
  83 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
  84
  85 /* allow serial and ethaddr to be overwritten */
  86 #define CONFIG_ENV_OVERWRITE
  87
  88 /*
  89  * select serial console configuration
  90  *
  91  * if either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
  92  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
  93  * for SCC).
  94  *
  95  * if CONFIG_CONS_NONE is defined, then the serial console routines must
  96  * defined elsewhere (for example, on the cogent platform, there are serial
  97  * ports on the motherboard which are used for the serial console - see
  98  * cogent/cma101/serial.[ch]).
  99  */
 100 #undef  CONFIG_CONS_ON_SMC              /* define if console on SMC */
 101 #define CONFIG_CONS_ON_SCC              /* define if console on SCC */
 102 #undef  CONFIG_CONS_NONE                /* define if console on something else */
 103 #define CONFIG_CONS_INDEX       1       /* which serial channel for console */
 104
 105 /*
 106  * select ethernet configuration
 107  *
 108  * if either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected, then
 109  * CONFIG_ETHER_INDEX must be set to the channel number (1-4 for SCC, 1-3
 110  * for FCC)
 111  *
 112  * if CONFIG_ETHER_NONE is defined, then either the ethernet routines must be
 113  * defined elsewhere (as for the console), or CONFIG_CMD_NET must be unset.
 114  */
 115 #undef  CONFIG_ETHER_ON_SCC             /* define if ether on SCC   */
 116 #define CONFIG_ETHER_ON_FCC             /* define if ether on FCC   */
 117 #undef  CONFIG_ETHER_NONE               /* define if ether on something else */
 118
 119 #ifdef CONFIG_ETHER_ON_FCC
 120
 121 #define CONFIG_ETHER_INDEX      2       /* which SCC/FCC channel for ethernet */
 122
 123 #if   CONFIG_ETHER_INDEX == 1
 124
 125 # define CONFIG_SYS_PHY_ADDR            0
 126 # define CONFIG_SYS_CMXFCR_VALUE        (CMXFCR_RF1CS_CLK11 | CMXFCR_TF1CS_CLK10)
 127 # define CONFIG_SYS_CMXFCR_MASK (CMXFCR_FC1 | CMXFCR_RF1CS_MSK | CMXFCR_TF1CS_MSK)
 128
 129 #elif CONFIG_ETHER_INDEX == 2
 130
 131 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS        /* RxCLK is CLK15, TxCLK is CLK16 */
 132 # define CONFIG_SYS_PHY_ADDR            3
 133 # define CONFIG_SYS_CMXFCR_VALUE        (CMXFCR_RF2CS_CLK15 | CMXFCR_TF2CS_CLK16)
 134 #else                                   /* RxCLK is CLK13, TxCLK is CLK14 */
 135 # define CONFIG_SYS_PHY_ADDR            0
 136 # define CONFIG_SYS_CMXFCR_VALUE        (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
 137 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_8272ADS */
 138
 139 # define CONFIG_SYS_CMXFCR_MASK (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
 140
 141 #endif  /* CONFIG_ETHER_INDEX */
 142
 143 #define CONFIG_SYS_CPMFCR_RAMTYPE       0               /* BDs and buffers on 60x bus */
 144 #define CONFIG_SYS_FCC_PSMR             (FCC_PSMR_FDE | FCC_PSMR_LPB)  /* Full duplex */
 145
 146 #define CONFIG_MII                      /* MII PHY management           */
 147 #define CONFIG_BITBANGMII               /* bit-bang MII PHY management  */
 148 /*
 149  * GPIO pins used for bit-banged MII communications
 150  */
 151 #define MDIO_PORT       2               /* Port C */
 152
 153 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
 154 #define CONFIG_SYS_MDIO_PIN     0x00002000      /* PC18 */
 155 #define CONFIG_SYS_MDC_PIN      0x00001000      /* PC19 */
 156 #else
 157 #define CONFIG_SYS_MDIO_PIN     0x00400000      /* PC9  */
 158 #define CONFIG_SYS_MDC_PIN      0x00200000      /* PC10 */
 159 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_8272ADS */
 160
 161 #define MDIO_ACTIVE     (iop->pdir |=  CONFIG_SYS_MDIO_PIN)
 162 #define MDIO_TRISTATE   (iop->pdir &= ~CONFIG_SYS_MDIO_PIN)
 163 #define MDIO_READ       ((iop->pdat &  CONFIG_SYS_MDIO_PIN) != 0)
 164
 165 #define MDIO(bit)       if(bit) iop->pdat |=  CONFIG_SYS_MDIO_PIN; \
 166                         else    iop->pdat &= ~CONFIG_SYS_MDIO_PIN
 167
 168 #define MDC(bit)        if(bit) iop->pdat |=  CONFIG_SYS_MDC_PIN; \
 169                         else    iop->pdat &= ~CONFIG_SYS_MDC_PIN
 170
 171 #define MIIDELAY        udelay(1)
 172
 173 #endif /* CONFIG_ETHER_ON_FCC */
 174
 175 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
 176 #undef CONFIG_SPD_EEPROM        /* On new boards, SDRAM is soldered */
 177 #else
 178 #define CONFIG_HARD_I2C         1       /* To enable I2C support        */
 179 #define CONFIG_SYS_I2C_SPEED            100000  /* I2C speed and slave address  */
 180 #define CONFIG_SYS_I2C_SLAVE            0x7F
 181
 182 #if defined(CONFIG_SPD_EEPROM) && !defined(CONFIG_SPD_ADDR)
 183 #define CONFIG_SPD_ADDR         0x50
 184 #endif
 185 #endif /* CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS */
 186
 187 /*PCI*/
 188 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
 189 #define CONFIG_PCI
 190 #define CONFIG_PCI_PNP
 191 #define CONFIG_PCI_BOOTDELAY 0
 192 #define CONFIG_PCI_SCAN_SHOW
 193 #endif
 194
 195 #ifndef CONFIG_SDRAM_PBI
 196 #define CONFIG_SDRAM_PBI        0 /* By default, use bank-based interleaving */
 197 #endif
 198
 199 #ifndef CONFIG_8260_CLKIN
 200 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
 201 #define CONFIG_8260_CLKIN       100000000       /* in Hz */
 202 #else
 203 #define CONFIG_8260_CLKIN       66000000        /* in Hz */
 204 #endif
 205 #endif
 206
 207 #define CONFIG_BAUDRATE         115200
 208
 209 #define CONFIG_OF_LIBFDT        1
 210 #define CONFIG_OF_BOARD_SETUP   1
 211 #if defined(CONFIG_OF_LIBFDT)
 212 #define OF_TBCLK                (bd->bi_busfreq / 4)
 213 #endif
 214
 215 /*
 216  * BOOTP options
 217  */
 218 #define CONFIG_BOOTP_BOOTFILESIZE
 219 #define CONFIG_BOOTP_BOOTPATH
 220 #define CONFIG_BOOTP_GATEWAY
 221 #define CONFIG_BOOTP_HOSTNAME
 222
 223
 224 /*
 225  * Command line configuration.
 226  */
 227 #include <config_cmd_default.h>
 228
 229 #define CONFIG_CMD_ASKENV
 230 #define CONFIG_CMD_CACHE
 231 #define CONFIG_CMD_CDP
 232 #define CONFIG_CMD_DHCP
 233 #define CONFIG_CMD_DIAG
 234 #define CONFIG_CMD_I2C
 235 #define CONFIG_CMD_IMMAP
 236 #define CONFIG_CMD_IRQ
 237 #define CONFIG_CMD_JFFS2
 238 #define CONFIG_CMD_MII
 239 #define CONFIG_CMD_PCI
 240 #define CONFIG_CMD_PING
 241 #define CONFIG_CMD_PORTIO
 242 #define CONFIG_CMD_REGINFO
 243 #define CONFIG_CMD_SAVES
 244 #define CONFIG_CMD_SDRAM
 245
 246 #undef CONFIG_CMD_XIMG
 247
 248 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
 249     #undef CONFIG_CMD_SDRAM
 250     #undef CONFIG_CMD_I2C
 251
 252 #elif CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
 253     #undef CONFIG_CMD_SDRAM
 254     #undef CONFIG_CMD_I2C
 255
 256 #else
 257     #undef CONFIG_CMD_PCI
 258
 259 #endif /* CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS */
 260
 261
 262 #define CONFIG_BOOTDELAY        5               /* autoboot after 5 seconds */
 263 #define CONFIG_BOOTCOMMAND      "bootm fff80000"        /* autoboot command */
 264 #define CONFIG_BOOTARGS         "root=/dev/mtdblock2"
 265
 266 #if defined(CONFIG_CMD_KGDB)
 267 #undef  CONFIG_KGDB_ON_SMC              /* define if kgdb on SMC */
 268 #define CONFIG_KGDB_ON_SCC              /* define if kgdb on SCC */
 269 #undef  CONFIG_KGDB_NONE                /* define if kgdb on something else */
 270 #define CONFIG_KGDB_INDEX       2       /* which serial channel for kgdb */
 271 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
 272 #endif
 273
 274 #define CONFIG_BZIP2    /* include support for bzip2 compressed images */
 275 #undef  CONFIG_WATCHDOG /* disable platform specific watchdog */
 276
 277 /*
 278  * Miscellaneous configurable options
 279  */
 280 #define CONFIG_SYS_HUSH_PARSER
 281 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
 282 #define CONFIG_SYS_LONGHELP                     /* undef to save memory     */
 283 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt   */
 284 #if defined(CONFIG_CMD_KGDB)
 285 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size  */
 286 #else
 287 #define CONFIG_SYS_CBSIZE       256                     /* Console I/O Buffer Size  */
 288 #endif
 289 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)      /* Print Buffer Size */
 290 #define CONFIG_SYS_MAXARGS      16                      /* max number of command args   */
 291 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 292
 293 #define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on */
 294 #define CONFIG_SYS_MEMTEST_END          0x00f00000      /* 1 ... 15 MB in DRAM  */
 295
 296 #define CONFIG_SYS_LOAD_ADDR            0x400000        /* default load address */
 297
 298 #define CONFIG_SYS_HZ                   1000    /* decrementer freq: 1 ms ticks */
 299
 300 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 230400 }
 301
 302 #define CONFIG_SYS_FLASH_BASE           0xff800000
 303 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max num of memory banks      */
 304 #define CONFIG_SYS_MAX_FLASH_SECT       32      /* max num of sects on one chip */
 305 #define CONFIG_SYS_FLASH_SIZE           8
 306 #define CONFIG_SYS_FLASH_ERASE_TOUT     8000    /* Timeout for Flash Erase (in ms)    */
 307 #define CONFIG_SYS_FLASH_WRITE_TOUT     5       /* Timeout for Flash Write (in ms)    */
 308 #define CONFIG_SYS_FLASH_LOCK_TOUT      5       /* Timeout for Flash Set Lock Bit (in ms) */
 309 #define CONFIG_SYS_FLASH_UNLOCK_TOUT    10000   /* Timeout for Flash Clear Lock Bits (in ms) */
 310 #define CONFIG_SYS_FLASH_PROTECTION             /* "Real" (hardware) sectors protection */
 311
 312 /*
 313  * JFFS2 partitions
 314  *
 315  * Note: fake mtd_id used, no linux mtd map file
 316  */
 317 #define MTDIDS_DEFAULT          "nor0=mpc8260ads-0"
 318 #define MTDPARTS_DEFAULT        "mtdparts=mpc8260ads-0:-@1m(jffs2)"
 319 #define CONFIG_SYS_JFFS2_SORT_FRAGMENTS
 320
 321 /* this is stuff came out of the Motorola docs */
 322 #ifndef CONFIG_SYS_LOWBOOT
 323 #define CONFIG_SYS_DEFAULT_IMMR 0x0F010000
 324 #endif
 325
 326 #define CONFIG_SYS_IMMR         0xF0000000
 327 #define CONFIG_SYS_BCSR         0xF4500000
 328 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
 329 #define CONFIG_SYS_PCI_INT              0xF8200000
 330 #endif
 331 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 332 #define CONFIG_SYS_LSDRAM_BASE          0xFD000000
 333
 334 #define RS232EN_1               0x02000002
 335 #define RS232EN_2               0x01000001
 336 #define FETHIEN1                0x08000008
 337 #define FETH1_RST               0x04000004
 338 #define FETHIEN2                0x10000000
 339 #define FETH2_RST               0x08000000
 340 #define BCSR_PCI_MODE           0x01000000
 341
 342 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
 343 #define CONFIG_SYS_INIT_RAM_END 0x2000  /* End of used area in DPRAM    */
 344 #define CONFIG_SYS_GBL_DATA_SIZE        128     /* size in bytes reserved for initial data */
 345 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
 346 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 347
 348 #ifdef CONFIG_SYS_LOWBOOT
 349 /* PQ2FADS flash HRCW = 0x0EB4B645 */
 350 #define CONFIG_SYS_HRCW_MASTER (   ( HRCW_BPS11 | HRCW_CIP )                        |\
 351                             ( HRCW_L2CPC10 | HRCW_DPPC11 | HRCW_ISB100 )    |\
 352                             ( HRCW_BMS | HRCW_MMR11 | HRCW_LBPC01 | HRCW_APPC10 ) |\
 353                             ( HRCW_CS10PC01 | HRCW_MODCK_H0101 )             \
 354                         )
 355 #else
 356 /* PQ2FADS BCSR HRCW = 0x0CB23645 */
 357 #define CONFIG_SYS_HRCW_MASTER (   ( HRCW_BPS11 | HRCW_CIP )                        |\
 358                             ( HRCW_L2CPC10 | HRCW_DPPC10 | HRCW_ISB010 )    |\
 359                             ( HRCW_BMS | HRCW_APPC10 )                      |\
 360                             ( HRCW_MODCK_H0101 )                             \
 361                         )
 362 #endif
 363 /* no slaves */
 364 #define CONFIG_SYS_HRCW_SLAVE1 0
 365 #define CONFIG_SYS_HRCW_SLAVE2 0
 366 #define CONFIG_SYS_HRCW_SLAVE3 0
 367 #define CONFIG_SYS_HRCW_SLAVE4 0
 368 #define CONFIG_SYS_HRCW_SLAVE5 0
 369 #define CONFIG_SYS_HRCW_SLAVE6 0
 370 #define CONFIG_SYS_HRCW_SLAVE7 0
 371
 372 #define BOOTFLAG_COLD   0x01    /* Normal Power-On: Boot from FLASH  */
 373 #define BOOTFLAG_WARM   0x02    /* Software reboot           */
 374
 375 #define CONFIG_SYS_MONITOR_BASE    TEXT_BASE
 376 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
 377 #   define CONFIG_SYS_RAMBOOT
 378 #endif
 379
 380 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
 381 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 382
 383 #ifdef CONFIG_BZIP2
 384 #define CONFIG_SYS_MALLOC_LEN           (4096 << 10)    /* Reserve 4 MB for malloc()    */
 385 #else
 386 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 KB for malloc()  */
 387 #endif /* CONFIG_BZIP2 */
 388
 389 #ifndef CONFIG_SYS_RAMBOOT
 390 #  define CONFIG_ENV_IS_IN_FLASH        1
 391 #  define CONFIG_ENV_SECT_SIZE  0x40000
 392 #  define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE + CONFIG_ENV_SECT_SIZE)
 393 #else
 394 #  define CONFIG_ENV_IS_IN_NVRAM        1
 395 #  define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE - 0x1000)
 396 #  define CONFIG_ENV_SIZE               0x200
 397 #endif /* CONFIG_SYS_RAMBOOT */
 398
 399 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For MPC8260 CPU */
 400 #if defined(CONFIG_CMD_KGDB)
 401 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value */
 402 #endif
 403
 404 #define CONFIG_SYS_HID0_INIT            0
 405 #define CONFIG_SYS_HID0_FINAL           (HID0_ICE | HID0_IFEM | HID0_ABE )
 406
 407 #define CONFIG_SYS_HID2         0
 408
 409 #define CONFIG_SYS_SYPCR                0xFFFFFFC3
 410 #define CONFIG_SYS_BCR                  0x100C0000
 411 #define CONFIG_SYS_SIUMCR               0x0A200000
 412 #define CONFIG_SYS_SCCR         SCCR_DFBRG01
 413 #define CONFIG_SYS_BR0_PRELIM           (CONFIG_SYS_FLASH_BASE | 0x00001801)
 414 #define CONFIG_SYS_OR0_PRELIM           0xFF800876
 415 #define CONFIG_SYS_BR1_PRELIM           (CONFIG_SYS_BCSR | 0x00001801)
 416 #define CONFIG_SYS_OR1_PRELIM           0xFFFF8010
 417
 418 /*We need to configure chip select to use CPLD PCI IC on MPC8272ADS*/
 419
 420 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
 421 #define CONFIG_SYS_BR3_PRELIM   (CONFIG_SYS_PCI_INT | 0x1801)   /* PCI interrupt controller */
 422 #define CONFIG_SYS_OR3_PRELIM   0xFFFF8010
 423 #elif CONFIG_ADSTYPE == CONFIG_SYS_PQ2FADS
 424 #define CONFIG_SYS_BR8_PRELIM   (CONFIG_SYS_PCI_INT | 0x1801)   /* PCI interrupt controller */
 425 #define CONFIG_SYS_OR8_PRELIM   0xFFFF8010
 426 #endif
 427
 428 #define CONFIG_SYS_RMR                  RMR_CSRE
 429 #define CONFIG_SYS_TMCNTSC              (TMCNTSC_SEC|TMCNTSC_ALR|TMCNTSC_TCF|TMCNTSC_TCE)
 430 #define CONFIG_SYS_PISCR                (PISCR_PS|PISCR_PTF|PISCR_PTE)
 431 #define CONFIG_SYS_RCCR         0
 432
 433 #if (CONFIG_ADSTYPE == CONFIG_SYS_8266ADS) || (CONFIG_ADSTYPE == CONFIG_SYS_8272ADS)
 434 #undef CONFIG_SYS_LSDRAM_BASE           /* No local bus SDRAM on these boards */
 435 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_8266ADS */
 436
 437 #if CONFIG_ADSTYPE == CONFIG_SYS_PQ2FADS
 438 #define CONFIG_SYS_OR2                  0xFE002EC0
 439 #define CONFIG_SYS_PSDMR                0x824B36A3
 440 #define CONFIG_SYS_PSRT         0x13
 441 #define CONFIG_SYS_LSDMR                0x828737A3
 442 #define CONFIG_SYS_LSRT         0x13
 443 #define CONFIG_SYS_MPTPR                0x2800
 444 #elif CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
 445 #define CONFIG_SYS_OR2                  0xFC002CC0
 446 #define CONFIG_SYS_PSDMR                0x834E24A3
 447 #define CONFIG_SYS_PSRT         0x13
 448 #define CONFIG_SYS_MPTPR                0x2800
 449 #else
 450 #define CONFIG_SYS_OR2                  0xFF000CA0
 451 #define CONFIG_SYS_PSDMR                0x016EB452
 452 #define CONFIG_SYS_PSRT         0x21
 453 #define CONFIG_SYS_LSDMR                0x0086A522
 454 #define CONFIG_SYS_LSRT         0x21
 455 #define CONFIG_SYS_MPTPR                0x1900
 456 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_PQ2FADS */
 457
 458 #define CONFIG_SYS_RESET_ADDRESS        0x04400000
 459
 460 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
 461
 462 /* PCI Memory map (if different from default map */
 463 #define CONFIG_SYS_PCI_SLV_MEM_LOCAL    CONFIG_SYS_SDRAM_BASE           /* Local base */
 464 #define CONFIG_SYS_PCI_SLV_MEM_BUS              0x00000000              /* PCI base */
 465 #define CONFIG_SYS_PICMR0_MASK_ATTRIB   (PICMR_MASK_512MB | PICMR_ENABLE | \
 466                                  PICMR_PREFETCH_EN)
 467
 468 /*
 469  * These are the windows that allow the CPU to access PCI address space.
 470  * All three PCI master windows, which allow the CPU to access PCI
 471  * prefetch, non prefetch, and IO space (see below), must all fit within
 472  * these windows.
 473  */
 474
 475 /*
 476  * Master window that allows the CPU to access PCI Memory (prefetch).
 477  * This window will be setup with the second set of Outbound ATU registers
 478  * in the bridge.
 479  */
 480
 481 #define CONFIG_SYS_PCI_MSTR_MEM_LOCAL   0x80000000          /* Local base */
 482 #define CONFIG_SYS_PCI_MSTR_MEM_BUS     0x80000000          /* PCI base   */
 483 #define CONFIG_SYS_CPU_PCI_MEM_START    PCI_MSTR_MEM_LOCAL
 484 #define CONFIG_SYS_PCI_MSTR_MEM_SIZE    0x20000000          /* 512MB */
 485 #define CONFIG_SYS_POCMR0_MASK_ATTRIB   (POCMR_MASK_512MB | POCMR_ENABLE | POCMR_PREFETCH_EN)
 486
 487 /*
 488  * Master window that allows the CPU to access PCI Memory (non-prefetch).
 489  * This window will be setup with the second set of Outbound ATU registers
 490  * in the bridge.
 491  */
 492
 493 #define CONFIG_SYS_PCI_MSTR_MEMIO_LOCAL    0xA0000000          /* Local base */
 494 #define CONFIG_SYS_PCI_MSTR_MEMIO_BUS      0xA0000000          /* PCI base   */
 495 #define CONFIG_SYS_CPU_PCI_MEMIO_START     PCI_MSTR_MEMIO_LOCAL
 496 #define CONFIG_SYS_PCI_MSTR_MEMIO_SIZE     0x20000000          /* 512MB */
 497 #define CONFIG_SYS_POCMR1_MASK_ATTRIB      (POCMR_MASK_512MB | POCMR_ENABLE)
 498
 499 /*
 500  * Master window that allows the CPU to access PCI IO space.
 501  * This window will be setup with the first set of Outbound ATU registers
 502  * in the bridge.
 503  */
 504
 505 #define CONFIG_SYS_PCI_MSTR_IO_LOCAL       0xF6000000          /* Local base */
 506 #define CONFIG_SYS_PCI_MSTR_IO_BUS         0x00000000          /* PCI base   */
 507 #define CONFIG_SYS_CPU_PCI_IO_START        PCI_MSTR_IO_LOCAL
 508 #define CONFIG_SYS_PCI_MSTR_IO_SIZE        0x02000000          /* 64MB */
 509 #define CONFIG_SYS_POCMR2_MASK_ATTRIB      (POCMR_MASK_32MB | POCMR_ENABLE | POCMR_PCI_IO)
 510
 511
 512 /* PCIBR0 - for PCI IO*/
 513 #define CONFIG_SYS_PCI_MSTR0_LOCAL              CONFIG_SYS_PCI_MSTR_IO_LOCAL            /* Local base */
 514 #define CONFIG_SYS_PCIMSK0_MASK         ~(CONFIG_SYS_PCI_MSTR_IO_SIZE - 1U)     /* Size of window */
 515 /* PCIBR1 - prefetch and non-prefetch regions joined together */
 516 #define CONFIG_SYS_PCI_MSTR1_LOCAL              CONFIG_SYS_PCI_MSTR_MEM_LOCAL
 517 #define CONFIG_SYS_PCIMSK1_MASK         ~(CONFIG_SYS_PCI_MSTR_MEM_SIZE + CONFIG_SYS_PCI_MSTR_MEMIO_SIZE - 1U)
 518
 519 #endif /* CONFIG_ADSTYPE == CONFIG_8272ADS*/
 520
 521 #define CONFIG_HAS_ETH0
 522
 523 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
 524 #define CONFIG_HAS_ETH1
 525 #endif
 526
 527 #define CONFIG_NETDEV eth0
 528 #define CONFIG_LOADADDR 500000 /* default location for tftp and bootm */
 529
 530 #define XMK_STR(x)      #x
 531 #define MK_STR(x)       XMK_STR(x)
 532
 533 #define CONFIG_EXTRA_ENV_SETTINGS \
 534         "netdev=" MK_STR(CONFIG_NETDEV) "\0"                            \
 535         "tftpflash=tftpboot $loadaddr $uboot; "                         \
 536                 "protect off " MK_STR(TEXT_BASE) " +$filesize; "        \
 537                 "erase " MK_STR(TEXT_BASE) " +$filesize; "              \
 538                 "cp.b $loadaddr " MK_STR(TEXT_BASE) " $filesize; "      \
 539                 "protect on " MK_STR(TEXT_BASE) " +$filesize; "         \
 540                 "cmp.b $loadaddr " MK_STR(TEXT_BASE) " $filesize\0"     \
 541         "fdtaddr=400000\0"                                              \
 542         "console=ttyCPM0\0"                                             \
 543         "setbootargs=setenv bootargs "                                  \
 544                 "root=$rootdev rw console=$console,$baudrate $othbootargs\0" \
 545         "setipargs=setenv bootargs nfsroot=$serverip:$rootpath "         \
 546                 "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
 547                 "root=$rootdev rw console=$console,$baudrate $othbootargs\0"
 548
 549 #define CONFIG_NFSBOOTCOMMAND                                           \
 550         "setenv rootdev /dev/nfs;"                                      \
 551         "run setipargs;"                                                \
 552         "tftp $loadaddr $bootfile;"                                     \
 553         "tftp $fdtaddr $fdtfile;"                                       \
 554         "bootm $loadaddr - $fdtaddr"
 555
 556 #define CONFIG_RAMBOOTCOMMAND                                           \
 557         "setenv rootdev /dev/ram;"                                      \
 558         "run setbootargs;"                                              \
 559         "tftp $ramdiskaddr $ramdiskfile;"                               \
 560         "tftp $loadaddr $bootfile;"                                     \
 561         "tftp $fdtaddr $fdtfile;"                                       \
 562         "bootm $loadaddr $ramdiskaddr $fdtaddr"
 563
 564 #undef MK_STR
 565 #undef XMK_STR
 566
 567 #endif /* __CONFIG_H */