include/configs/PMC405.h

   1 /*
   2  * (C) Copyright 2001-2004
   3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 /*
  28  * High Level Configuration Options
  29  */
  30
  31 #define CONFIG_405GP            1       /* This is a PPC405 CPU         */
  32 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
  33 #define CONFIG_PMC405           1       /* ...on a PMC405 board         */
  34
  35 #define CONFIG_BOARD_EARLY_INIT_F 1     /* call board_early_init_f()    */
  36 #define CONFIG_MISC_INIT_R      1       /* call misc_init_r()           */
  37
  38 #define CONFIG_SYS_CLK_FREQ     33330000 /* external frequency to pll   */
  39
  40 #define CONFIG_BAUDRATE         9600
  41 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds     */
  42
  43 #undef CONFIG_BOOTARGS
  44 #undef CONFIG_BOOTCOMMAND
  45
  46 #define CONFIG_PREBOOT                  /* enable preboot variable      */
  47
  48 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
  49 #define CONFIG_SYS_LOADS_BAUD_CHANGE 1  /* allow baudrate change        */
  50
  51 #define CONFIG_NET_MULTI        1
  52 #undef  CONFIG_HAS_ETH1
  53
  54 #define CONFIG_PPC4xx_EMAC
  55 #define CONFIG_MII              1       /* MII PHY management           */
  56 #define CONFIG_PHY_ADDR         0       /* PHY address                  */
  57 #define CONFIG_LXT971_NO_SLEEP  1       /* disable sleep mode in LXT971 */
  58 #define CONFIG_RESET_PHY_R      1       /* use reset_phy()              */
  59
  60 /*
  61  * BOOTP options
  62  */
  63 #define CONFIG_BOOTP_BOOTFILESIZE
  64 #define CONFIG_BOOTP_BOOTPATH
  65 #define CONFIG_BOOTP_GATEWAY
  66 #define CONFIG_BOOTP_HOSTNAME
  67
  68 /*
  69  * Command line configuration.
  70  */
  71 #include <config_cmd_default.h>
  72
  73 #define CONFIG_CMD_BSP
  74 #define CONFIG_CMD_PCI
  75 #define CONFIG_CMD_IRQ
  76 #define CONFIG_CMD_ELF
  77 #define CONFIG_CMD_DATE
  78 #define CONFIG_CMD_JFFS2
  79 #define CONFIG_CMD_MII
  80 #define CONFIG_CMD_I2C
  81 #define CONFIG_CMD_PING
  82 #define CONFIG_CMD_UNIVERSE
  83 #define CONFIG_CMD_EEPROM
  84
  85 #define CONFIG_MAC_PARTITION
  86 #define CONFIG_DOS_PARTITION
  87
  88 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
  89
  90 #define CONFIG_RTC_MC146818             /* DS1685 is MC146818 compatible */
  91 #define CONFIG_SYS_RTC_REG_BASE_ADDR    0xF0000500 /* RTC Base Address */
  92
  93 #define CONFIG_SDRAM_BANK0      1       /* init onboard SDRAM bank 0    */
  94
  95 /*
  96  * Miscellaneous configurable options
  97  */
  98 #define CONFIG_SYS_LONGHELP                     /* undef to save memory */
  99 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt */
 100
 101 #undef CONFIG_SYS_HUSH_PARSER                   /* use "hush" command parser */
 102 #ifdef CONFIG_SYS_HUSH_PARSER
 103 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
 104 #endif
 105
 106 #if defined(CONFIG_CMD_KGDB)
 107 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size */
 108 #else
 109 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size */
 110 #endif
 111 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16)
 112 #define CONFIG_SYS_MAXARGS      16              /* max number of command args */
 113 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE /* Boot Argument Buffer Sz */
 114
 115 #define CONFIG_SYS_DEVICE_NULLDEV       1       /* include nulldev device */
 116
 117 #define CONFIG_SYS_CONSOLE_INFO_QUIET   1       /* don't print console info */
 118
 119 #define CONFIG_AUTO_COMPLETE            1       /* add autocompletion support */
 120
 121 #define CONFIG_SYS_MEMTEST_START        0x0400000 /* memtest works on */
 122 #define CONFIG_SYS_MEMTEST_END          0x0C00000 /* 4 ... 12 MB in DRAM */
 123
 124 #undef CONFIG_SYS_EXT_SERIAL_CLOCK              /* no external serial clock */
 125 #define CONFIG_SYS_BASE_BAUD    691200
 126
 127 /* The following table includes the supported baudrates */
 128 #define CONFIG_SYS_BAUDRATE_TABLE       \
 129         { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, \
 130          57600, 115200, 230400, 460800, 921600 }
 131
 132 #define CONFIG_SYS_LOAD_ADDR    0x100000        /* default load address */
 133 #define CONFIG_SYS_EXTBDINFO    1       /* To use extended board_into (bd_t) */
 134
 135 #define CONFIG_SYS_HZ           1000    /* decrementer freq: 1 ms ticks */
 136
 137 #define CONFIG_LOOPW            1       /* enable loopw command */
 138
 139 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
 140
 141 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
 142
 143 #define CONFIG_SYS_RX_ETH_BUFFER        16
 144
 145 /*
 146  * PCI stuff
 147  */
 148 #define PCI_HOST_ADAPTER        0       /* configure as pci adapter     */
 149 #define PCI_HOST_FORCE          1       /* configure as pci host        */
 150 #define PCI_HOST_AUTO           2       /* detected via arbiter enable  */
 151
 152 #define CONFIG_PCI                      /* include pci support          */
 153 #define CONFIG_PCI_HOST PCI_HOST_AUTO   /* select pci host function     */
 154 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
 155                                         /* resource configuration       */
 156
 157 #define CONFIG_PCI_SCAN_SHOW            /* print pci devices @ startup  */
 158
 159 #define CONFIG_PCI_CONFIG_HOST_BRIDGE 1 /* don't skip host bridge config */
 160
 161 #define CONFIG_PCI_BOOTDELAY    0       /* enable pci bootdelay variable */
 162
 163 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x12FE  /* PCI Vendor ID: esd gmbh */
 164 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID_NONMONARCH 0x0408 /* PCI Device ID */
 165 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID_MONARCH 0x0409 /* PCI Device ID */
 166 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID pmc405_pci_subsys_deviceid()
 167
 168 #define CONFIG_SYS_PCI_CLASSCODE       0x0b20 /* Processor/PPC */
 169
 170 #define CONFIG_SYS_PCI_PTM1LA  (bd->bi_memstart) /* point to sdram      */
 171 #define CONFIG_SYS_PCI_PTM1MS  (~(bd->bi_memsize - 1) | 1) /* memsize, enable */
 172 #define CONFIG_SYS_PCI_PTM1PCI 0x00000000       /* Host: use this pci address */
 173 #define CONFIG_SYS_PCI_PTM2LA  0xef000000       /* point to internal regs */
 174 #define CONFIG_SYS_PCI_PTM2MS  0xff000001       /* 16MB, enable */
 175 #define CONFIG_SYS_PCI_PTM2PCI 0x00000000       /* Host: use this pci address */
 176
 177 /*
 178  * Start addresses for the final memory configuration
 179  * (Set up by the startup code)
 180  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 181  */
 182 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 183 #define CONFIG_SYS_MONITOR_BASE         0xFFFC0000
 184 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024) /* 256 kB for Monitor */
 185 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024) /* 128 kB for malloc() */
 186
 187 /*
 188  * For booting Linux, the board info and command line data
 189  * have to be in the first 8 MB of memory, since this is
 190  * the maximum mapped by the Linux kernel during initialization.
 191  */
 192 #define CONFIG_SYS_BOOTMAPSZ    (8 << 20) /* Initial Memory map for Linux */
 193
 194 /*
 195  * FLASH organization
 196  */
 197 #define CONFIG_SYS_FLASH_BASE           0xFE000000
 198 #define CONFIG_SYS_FLASH_INCREMENT      0x01000000
 199
 200 #define CONFIG_SYS_FLASH_CFI            1 /* Flash is CFI conformant */
 201 #define CONFIG_FLASH_CFI_DRIVER         1 /* Use the common driver */
 202 #define CONFIG_SYS_FLASH_PROTECTION     1 /* don't use hardware protection */
 203 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE 1 /* use buffered writes (faster) */
 204 #define CONFIG_SYS_MAX_FLASH_BANKS      2 /* max num of flash banks */
 205 #define CONFIG_SYS_FLASH_BANKS_LIST     {CONFIG_SYS_FLASH_BASE, \
 206                         CONFIG_SYS_FLASH_BASE + CONFIG_SYS_FLASH_INCREMENT}
 207 #define CONFIG_SYS_MAX_FLASH_SECT       128 /* max num of sects on one chip */
 208 #define CONFIG_SYS_FLASH_EMPTY_INFO     /* print 'E' for empty sector on fli */
 209
 210 /*
 211  * JFFS2 partitions - second bank contains u-boot
 212  * No command line, one static partition, whole device
 213  */
 214 #undef CONFIG_JFFS2_CMDLINE
 215 #define CONFIG_JFFS2_DEV                "nor0"
 216 #define CONFIG_JFFS2_PART_SIZE          0x01b00000
 217 #define CONFIG_JFFS2_PART_OFFSET        0x00400000
 218
 219 /*
 220  * mtdparts command line support
 221  * Note: fake mtd_id used, no linux mtd map file
 222  */
 223 #define CONFIG_JFFS2_CMDLINE
 224 #define MTDIDS_DEFAULT          "nor0=pmc405-0"
 225 #define MTDPARTS_DEFAULT        "mtdparts=pmc405-0:-(jffs2)"
 226
 227 /*
 228  * Environment Variable setup
 229  */
 230 #define CONFIG_ENV_IS_IN_EEPROM 1       /* use EEPROM for environment vars */
 231
 232 /* environment starts at the beginning of the EEPROM */
 233 #define CONFIG_ENV_OFFSET       0x000
 234 #define CONFIG_ENV_SIZE         0x800 /* 2048 bytes may be used for env vars */
 235
 236 #define CONFIG_SYS_NVRAM_BASE_ADDR      0xF0000500      /* NVRAM base address */
 237 #define CONFIG_SYS_NVRAM_SIZE           242             /* NVRAM size */
 238
 239 /*
 240  * I2C EEPROM (CAT24WC16) for environment
 241  */
 242 #define CONFIG_HARD_I2C                 /* I2c with hardware support */
 243 #define CONFIG_SYS_I2C_SPEED            400000 /* I2C speed and slave address */
 244 #define CONFIG_SYS_I2C_SLAVE            0x7F
 245
 246 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* EEPROM CAT28WC08 */
 247 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1        /* Bytes of address */
 248 /* mask of address bits that overflow into the "EEPROM chip address" */
 249 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
 250 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 4     /* The Catalyst CAT24WC08 has */
 251 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS 10 /* and takes up to 10 msec */
 252
 253 /*
 254  * External Bus Controller (EBC) Setup
 255  */
 256 #define FLASH0_BA       0xFF000000      /* FLASH 0 Base Address */
 257 #define FLASH1_BA       0xFE000000      /* FLASH 1 Base Address */
 258 #define CAN_BA          0xF0000000      /* CAN Base Addres      */
 259 #define RTC_BA          0xF0000500      /* RTC Base Address     */
 260 #define NVRAM_BA        0xF0200000      /* NVRAM Base Address   */
 261
 262 /* Memory Bank 0 (Flash Bank 0) initialization */
 263 #define CONFIG_SYS_EBC_PB0AP    0x92015480
 264 /* BAS=0xFF0,BS=16MB,BU=R/W,BW=16bit */
 265 #define CONFIG_SYS_EBC_PB0CR    (FLASH0_BA | 0x9A000)
 266
 267 /* Memory Bank 1 (Flash Bank 1) initialization */
 268 #define CONFIG_SYS_EBC_PB1AP    0x92015480
 269 /* BAS=0xFE0,BS=16MB,BU=R/W,BW=16bit*/
 270 #define CONFIG_SYS_EBC_PB1CR    (FLASH1_BA | 0x9A000)
 271
 272 /* Memory Bank 2 (CAN0, 1, RTC) initialization */
 273 /* TWT=5,TH=2,CSN=0,OEN=0,WBN=0,WBF=0      */
 274 #define CONFIG_SYS_EBC_PB2AP    0x03000440
 275 /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit */
 276 #define CONFIG_SYS_EBC_PB2CR    (CAN_BA | 0x18000)
 277
 278 /* Memory Bank 3 -> unused */
 279
 280 /* Memory Bank 4 (NVRAM) initialization */
 281 /* TWT=5,TH=2,CSN=0,OEN=0,WBN=0,WBF=0 */
 282 #define CONFIG_SYS_EBC_PB4AP    0x03000440
 283 /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit */
 284 #define CONFIG_SYS_EBC_PB4CR    (NVRAM_BA | 0x18000)
 285
 286 /*
 287  * FPGA stuff
 288  */
 289 #define CONFIG_SYS_FPGA_XC95XL          1       /* using Xilinx XC95XL CPLD */
 290 #define CONFIG_SYS_FPGA_MAX_SIZE        32*1024 /* 32kByte is enough for CPLD */
 291
 292 /* FPGA program pin configuration */
 293 #define CONFIG_SYS_FPGA_PRG             0x04000000 /* JTAG TMS pin (output) */
 294 #define CONFIG_SYS_FPGA_CLK             0x02000000 /* JTAG TCK pin (output) */
 295 #define CONFIG_SYS_FPGA_DATA            0x01000000 /* JTAG TDO pin (output) */
 296 #define CONFIG_SYS_FPGA_INIT            0x00010000 /* unused (ppc input) */
 297 #define CONFIG_SYS_FPGA_DONE            0x00008000 /* JTAG TDI pin (input) */
 298
 299 /* pass Ethernet MAC to VxWorks */
 300 #define CONFIG_SYS_VXWORKS_MAC_PTR      0x00000000
 301
 302 /*
 303  * GPIOs
 304  */
 305 #define CONFIG_SYS_NONMONARCH           (0x80000000 >> 14) /* GPIO14 */
 306 #define CONFIG_SYS_XEREADY              (0x80000000 >> 15) /* GPIO15 */
 307 #define CONFIG_SYS_INTA_FAKE            (0x80000000 >> 19) /* GPIO19 */
 308 #define CONFIG_SYS_SELF_RST             (0x80000000 >> 21) /* GPIO21 */
 309 #define CONFIG_SYS_REV1_2               (0x80000000 >> 23) /* GPIO23 */
 310
 311 /*
 312  * Definitions for initial stack pointer and data area (in data cache)
 313  */
 314
 315 /* use on chip memory (OCM) for temperary stack until sdram is tested */
 316 #define CONFIG_SYS_TEMP_STACK_OCM       1
 317
 318 /* On Chip Memory location */
 319 #define CONFIG_SYS_OCM_DATA_ADDR        0xF8000000
 320 #define CONFIG_SYS_OCM_DATA_SIZE        0x1000
 321
 322 /* inside of SDRAM */
 323 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_OCM_DATA_ADDR
 324
 325 /* End of used area in RAM */
 326 #define CONFIG_SYS_INIT_RAM_END         CONFIG_SYS_OCM_DATA_SIZE
 327
 328 /* size in bytes reserved for initial data */
 329 #define CONFIG_SYS_GBL_DATA_SIZE        128
 330 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - \
 331                                          CONFIG_SYS_GBL_DATA_SIZE)
 332 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 333
 334 /*
 335  * Internal Definitions
 336  *
 337  * Boot Flags
 338  */
 339 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
 340 #define BOOTFLAG_WARM   0x02            /* Software reboot */
 341
 342 #endif /* __CONFIG_H */