]> git.kernelconcepts.de Git - karo-tx-uboot.git/blob - include/configs/davinci_dm6467evm.h
Merge branch 'master' of git://git.denx.de/u-boot-mpc83xx
[karo-tx-uboot.git] / include / configs / davinci_dm6467evm.h
1 /*
2  * Copyright (C) 2009 Texas Instruments Incorporated
3  *
4  * This program is free software; you can redistribute it and/or
5  * modify it under the terms of the GNU General Public License as
6  * published by the Free Software Foundation; either version 2 of
7  * the License, or (at your option) any later version.
8  *
9  * This program is distributed in the hope that it will be useful,
10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
12  * GNU General Public License for more details.
13  *
14  * You should have received a copy of the GNU General Public License
15  * along with this program; if not, write to the Free Software
16  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
17  * MA 02111-1307 USA
18  */
19
20 #ifndef __CONFIG_H
21 #define __CONFIG_H
22
23 /* Spectrum Digital TMS320DM6467 EVM board */
24 #define DAVINCI_DM6467EVM
25 #define CONFIG_DISPLAY_CPUINFO
26 #define CONFIG_SYS_USE_NAND
27 #define CONFIG_SYS_NAND_SMALLPAGE
28
29 #define CONFIG_SKIP_LOWLEVEL_INIT
30
31 /* SoC Configuration */
32 #define CONFIG_ARM926EJS                                /* arm926ejs CPU */
33
34 /* Clock rates detection */
35 #ifndef __ASSEMBLY__
36 extern unsigned int davinci_arm_clk_get(void);
37 #endif
38
39 #define CFG_REFCLK_FREQ         27000000
40 /* Arm Clock frequency    */
41 #define CONFIG_SYS_CLK_FREQ     davinci_arm_clk_get()
42 /* Timer Input clock freq */
43 #define CONFIG_SYS_HZ_CLOCK             (CONFIG_SYS_CLK_FREQ/2)
44 #define CONFIG_SYS_TIMERBASE            0x01c21400      /* use timer 0 */
45 #define CONFIG_SYS_HZ                   1000
46 #define CONFIG_SOC_DM646X
47
48 /* EEPROM definitions for EEPROM */
49 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          2
50 #define CONFIG_SYS_I2C_EEPROM_ADDR              0x50
51 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       6
52 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   20
53
54 /* Memory Info */
55 #define CONFIG_SYS_MALLOC_LEN           (1 << 20)       /* 1 MiB */
56 #define CONFIG_SYS_MEMTEST_START        0x80000000
57 #define CONFIG_SYS_MEMTEST_END          0x81000000      /* 16MB RAM test */
58 #define CONFIG_NR_DRAM_BANKS            1
59 #define CONFIG_STACKSIZE                (256 << 10)     /* 256 KiB */
60 #define PHYS_SDRAM_1                    0x80000000      /* DDR Start */
61 #define PHYS_SDRAM_1_SIZE               (256 << 20)     /* DDR size 256MB */
62
63 /* Linux interfacing */
64 #define CONFIG_CMDLINE_TAG
65 #define CONFIG_SETUP_MEMORY_TAGS
66 #define CONFIG_SYS_BARGSIZE             1024            /* Bootarg Size */
67 #define CONFIG_SYS_LOAD_ADDR            0x80700000      /* kernel address */
68 #define CONFIG_REVISION_TAG
69
70 /* Serial Driver info */
71 #define CONFIG_SYS_NS16550
72 #define CONFIG_SYS_NS16550_SERIAL
73 #define CONFIG_SYS_NS16550_REG_SIZE     4
74 #define CONFIG_SYS_NS16550_COM1         0x01c20000
75 #define CONFIG_SYS_NS16550_CLK          24000000
76 #define CONFIG_CONS_INDEX               1
77 #define CONFIG_BAUDRATE                 115200
78 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
79
80 /* I2C Configuration */
81 #define CONFIG_HARD_I2C
82 #define CONFIG_DRIVER_DAVINCI_I2C
83 #define CONFIG_SYS_I2C_SPEED            80000
84 #define CONFIG_SYS_I2C_SLAVE            10
85
86 /* Network & Ethernet Configuration */
87 #define CONFIG_DRIVER_TI_EMAC
88 #define CONFIG_MII
89 #define CONFIG_BOOTP_DEFAULT
90 #define CONFIG_BOOTP_DNS
91 #define CONFIG_BOOTP_DNS2
92 #define CONFIG_BOOTP_SEND_HOSTNAME
93 #define CONFIG_NET_RETRY_COUNT  10
94 #define CONFIG_CMD_NET
95
96 /* Flash & Environment */
97 #define CONFIG_SYS_NO_FLASH
98 #ifdef CONFIG_SYS_USE_NAND
99 #define CONFIG_NAND_DAVINCI
100 #define CONFIG_SYS_NAND_CS              2
101 #undef CONFIG_ENV_IS_IN_FLASH
102 #define CONFIG_ENV_IS_IN_NAND
103 #define CONFIG_ENV_SIZE                 (16 << 10)      /* 16 KiB */
104 #define CONFIG_SYS_NAND_BASE_LIST       {0x42000000, }
105 #define CONFIG_SYS_NAND_HW_ECC
106 #define CONFIG_SYS_MAX_NAND_DEVICE      1
107 #define CONFIG_ENV_OFFSET               0
108 #else
109 #define CONFIG_ENV_IS_NOWHERE
110 #define CONFIG_ENV_SIZE                 (4 << 10)       /* 4 KiB */
111 #endif
112
113 /* U-Boot general configuration */
114 #undef CONFIG_USE_IRQ                           /* No IRQ/FIQ in U-Boot */
115 #define CONFIG_BOOTDELAY        3
116 #define CONFIG_BOOTFILE         "uImage"        /* Boot file name */
117 #define CONFIG_SYS_PROMPT       "DM6467 EVM > " /* Monitor Command Prompt */
118 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size  */
119 #define CONFIG_SYS_PBSIZE               \
120                         (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16)
121 #define CONFIG_SYS_MAXARGS              16
122 #define CONFIG_VERSION_VARIABLE
123 #define CONFIG_AUTO_COMPLETE
124 #define CONFIG_SYS_HUSH_PARSER
125 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
126 #define CONFIG_CMDLINE_EDITING
127 #define CONFIG_SYS_LONGHELP
128 #define CONFIG_CRC32_VERIFY
129 #define CONFIG_MX_CYCLIC
130 #define CONFIG_BOOTCOMMAND              "source 0x82080000; dhcp; bootm"
131 #define CONFIG_BOOTARGS                 \
132                                         "mem=120M console=ttyS0,115200n8 " \
133                                         "root=/dev/hda1 rw noinitrd ip=dhcp"
134
135 /* U-Boot commands */
136 #include <config_cmd_default.h>
137 #define CONFIG_CMD_ASKENV
138 #define CONFIG_CMD_DIAG
139 #define CONFIG_CMD_I2C
140 #define CONFIG_CMD_MII
141 #define CONFIG_CMD_SAVES
142 #define CONFIG_CMD_EEPROM
143 #define CONFIG_CMD_PING
144 #define CONFIG_CMD_DHCP
145 #undef CONFIG_CMD_BDI
146 #undef CONFIG_CMD_FPGA
147 #undef CONFIG_CMD_SETGETDCR
148 #ifdef CONFIG_SYS_USE_NAND
149 #undef CONFIG_CMD_FLASH
150 #undef CONFIG_CMD_IMLS
151 #define CONFIG_CMD_NAND
152 #endif
153
154 #define CONFIG_MAX_RAM_BANK_SIZE        (256 << 20)     /* 256 MB */
155
156 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
157 #define CONFIG_SYS_INIT_RAM_SIZE        0x1000
158 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_SDRAM_BASE + \
159                                          CONFIG_SYS_INIT_RAM_SIZE - \
160                                          GENERATED_GBL_DATA_SIZE)
161
162 #endif /* __CONFIG_H */