include/configs/galaxy5200.h

   1 /*
   2  * (C) Copyright 2003-2005
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * (C) Copyright 2006
   6  * Eric Schumann, Phytec Messatechnik GmbH
   7  *
   8  * (C) Copyright 2009
   9  * Jon Smirl <jonsmirl@gmail.com>
  10  *
  11  * (C) Copyright 2009
  12  * Eric Millbrandt, DEKA Research and Development Corporation
  13  *
  14  * See file CREDITS for list of people who contributed to this
  15  * project.
  16  *
  17  * This program is free software; you can redistribute it and/or
  18  * modify it under the terms of the GNU General Public License as
  19  * published by the Free Software Foundation; either version 2 of
  20  * the License, or (at your option) any later version.
  21  *
  22  * This program is distributed in the hope that it will be useful,
  23  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  24  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  25  * GNU General Public License for more details.
  26  *
  27  * You should have received a copy of the GNU General Public License
  28  * along with this program; if not, write to the Free Software
  29  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  30  * MA 02111-1307 USA
  31  */
  32
  33 #ifndef __CONFIG_H
  34 #define __CONFIG_H
  35
  36 #define CONFIG_BOARDINFO         "galaxy5200"
  37
  38 /*
  39  * High Level Configuration Options
  40  * (easy to change)
  41  */
  42 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU */
  43 #define CONFIG_MPC5200          1       /* (more precisely an MPC5200 CPU) */
  44 #define CONFIG_SYS_MPC5XXX_CLKIN 33333333       /* ... running at 33.333333MHz */
  45 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH */
  46 #define BOOTFLAG_WARM           0x02    /* Software reboot */
  47
  48 /*
  49  * Serial console configuration
  50  */
  51 #define CONFIG_PSC_CONSOLE      4       /* console is on PSC4 -> */
  52                                         /* define gps port conf. */
  53                                         /* register later on to  */
  54                                         /* enable UART function! */
  55 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
  56 #define CONFIG_SYS_BAUDRATE_TABLE { 9600, 19200, 38400, 57600, 115200, 230400 }
  57
  58 /*
  59  * Command line configuration.
  60  */
  61 #include <config_cmd_default.h>
  62
  63 #define CONFIG_CMD_DATE
  64 #define CONFIG_CMD_DHCP
  65 #define CONFIG_CMD_EEPROM
  66 #define CONFIG_CMD_I2C
  67 #define CONFIG_CMD_JFFS2
  68 #define CONFIG_CMD_MII
  69 #define CONFIG_CMD_NFS
  70 #define CONFIG_CMD_SNTP
  71 #define CONFIG_CMD_PING
  72 #define CONFIG_CMD_ASKENV
  73 #define CONFIG_CMD_USB
  74 #define CONFIG_CMD_CACHE
  75 #define CONFIG_CMD_FAT
  76
  77 #define CONFIG_TIMESTAMP        1       /* Print image info with timestamp */
  78
  79 #if (TEXT_BASE == 0xFE000000)           /* Boot low */
  80 #define CONFIG_SYS_LOWBOOT 1
  81 #endif
  82 /* RAMBOOT will be defined automatically in memory section */
  83
  84 #define MTDIDS_DEFAULT          "nor0=physmap-flash.0"
  85 #define MTDPARTS_DEFAULT        "mtdparts=physmap-flash.0:256k(ubootl)," \
  86         "1792k(kernel),13312k(jffs2),256k(uboot)ro,256k(oftree),-(space)"
  87
  88 /*
  89  * Autobooting
  90  */
  91 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds */
  92 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* allow stopping of boot process */
  93                                         /* even with bootdelay=0 */
  94 #undef  CONFIG_BOOTARGS
  95
  96 #define CONFIG_PREBOOT  "echo;" \
  97         "echo Welcome to U-Boot;"\
  98         "echo"
  99
 100 /*
 101  * IPB Bus clocking configuration.
 102  */
 103 #define CONFIG_SYS_IPBCLK_EQUALS_XLBCLK /* define for 133MHz speed */
 104 #define CONFIG_SYS_XLB_PIPELINING       1
 105
 106 /*
 107  * I2C configuration
 108  */
 109 #define CONFIG_HARD_I2C 1               /* I2C with hardware support */
 110 #define CONFIG_SYS_I2C_MODULE 2         /* Select I2C module #1 or #2 */
 111 #define CONFIG_SYS_I2C_SPEED 100000     /* 100 kHz */
 112 #define CONFIG_SYS_I2C_SLAVE 0x7F
 113
 114 /*
 115  * EEPROM CAT24WC32 configuration
 116  */
 117 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x52    /* 1010100x */
 118 #define CONFIG_SYS_I2C_FACT_ADDR        0x52    /* EEPROM CAT24WC32 */
 119 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  2       /* Bytes of address */
 120 #define CONFIG_SYS_EEPROM_SIZE          4096
 121 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 3
 122 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS 15
 123
 124 /*
 125  * RTC configuration
 126  */
 127 #define RTC
 128 #define CONFIG_RTC_DS3231               1
 129 #define CONFIG_SYS_I2C_RTC_ADDR         0x68
 130
 131 /*
 132  * Flash configuration
 133  */
 134
 135 #define CONFIG_SYS_FLASH_BASE           0xfe000000
 136 /*
 137  * The flash size is autoconfigured, but cpu/mpc5xxx/cpu_init.c needs this
 138  * variable defined
 139  */
 140 #define CONFIG_SYS_FLASH_SIZE           0x02000000
 141 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE }
 142
 143 #define CONFIG_SYS_FLASH_CFI 1          /* Flash is CFI conformant */
 144 #define CONFIG_FLASH_CFI_DRIVER 1       /* Use the common driver */
 145 #define CONFIG_SYS_FLASH_EMPTY_INFO
 146 #define CONFIG_SYS_MAX_FLASH_SECT 259   /* max num of sects on one chip */
 147 #define CONFIG_SYS_MAX_FLASH_BANKS 1    /* max num of flash banks */
 148                                         /* (= chip selects) */
 149 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE
 150
 151 /*
 152  * Use hardware protection. This seems required, as the BDI uses hardware
 153  * protection. Without this, U-Boot can't work with this sectors as its
 154  * protection is software only by default.
 155  */
 156 #define CONFIG_SYS_FLASH_PROTECTION     1
 157
 158 /*
 159  * Environment settings
 160  */
 161
 162 #define CONFIG_ENV_IS_IN_EEPROM 1
 163 #define CONFIG_ENV_OFFSET       0x00    /* environment starts at the */
 164                                         /* beginning of the EEPROM */
 165 #define CONFIG_ENV_SIZE         CONFIG_SYS_EEPROM_SIZE
 166
 167 #define CONFIG_ENV_OVERWRITE    1
 168
 169 /*
 170  * SDRAM configuration
 171  */
 172 #define SDRAM_DDR       1
 173 #define SDRAM_MODE      0x018D0000
 174 #define SDRAM_EMODE     0x40090000
 175 #define SDRAM_CONTROL   0x71500F00
 176 #define SDRAM_CONFIG1   0x73711930
 177 #define SDRAM_CONFIG2   0x47770000
 178
 179 /*
 180  * Memory map
 181  */
 182 #define CONFIG_SYS_MBAR 0xF0000000      /* MBAR has to be switched by other */
 183                                         /* bootloader or debugger config */
 184 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 185 #define CONFIG_SYS_DEFAULT_MBAR         0x80000000
 186
 187 /* Use SRAM until RAM will be available */
 188 #define CONFIG_SYS_INIT_RAM_ADDR        MPC5XXX_SRAM
 189
 190 /* End of used area in SPRAM */
 191 #define CONFIG_SYS_INIT_RAM_END         MPC5XXX_SRAM_SIZE
 192
 193 /* Size in bytes reserved for initial data */
 194 #define CONFIG_SYS_GBL_DATA_SIZE        128
 195
 196 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - \
 197                                                 CONFIG_SYS_GBL_DATA_SIZE)
 198 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 199
 200 #define CONFIG_SYS_MONITOR_BASE TEXT_BASE
 201 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
 202 #       define CONFIG_SYS_RAMBOOT               1
 203 #endif
 204
 205 #define CONFIG_SYS_MONITOR_LEN (192 << 10)      /* Reserve 192 kB for Monitor */
 206 #define CONFIG_SYS_MALLOC_LEN (128 << 10)       /* Reserve 128 kB for malloc() */
 207 #define CONFIG_SYS_BOOTMAPSZ (8 << 20)  /* Initial Memory map for Linux */
 208
 209 /* Chip Select configuration for NAND flash */
 210 #define CONFIG_SYS_CS1_START            0x20000000
 211 #define CONFIG_SYS_CS1_SIZE             0x90000
 212 #define CONFIG_SYS_CS1_CFG              0x0002d900
 213
 214 /*
 215  * Ethernet configuration
 216  */
 217 #define CONFIG_MPC5xxx_FEC              1
 218 #define CONFIG_MPC5xxx_FEC_MII100
 219 #define CONFIG_PHY_ADDR                 0x01
 220 #define CONFIG_NO_AUTOLOAD              1
 221
 222 /*
 223  * GPIO configuration
 224  *
 225  * GPS port configuration
 226  *
 227  * [29:31] = 01x
 228  * AC97 on PSC1
 229  * PSC1_0 -> AC97 SDATA out
 230  * PSC1_1 -> AC97 SDTA in
 231  * PSC1_2 -> AC97 SYNC out
 232  * PSC1_3 -> AC97 bitclock out
 233  * PSC1_4 -> AC97 reset out
 234  *
 235  * [28] = Reserved
 236  *
 237  * [25:27] = 110
 238  * SPI on PSC2
 239  * PSC2_0 -> MOSI
 240  * PSC2_1 -> MISO
 241  * PSC2_2 -> n/a
 242  * PSC2_3 -> CLK
 243  * PSC2_4 -> SS
 244  *
 245  * [24] = Reserved
 246  *
 247  * [20:23] = 0001
 248  * USB on PSC3
 249  * PSC3_0 -> USB_OE OE out
 250  * PSC3_1 -> USB_TXN Tx- out
 251  * PSC3_2 -> USB_TXP Tx+ out
 252  * PSC3_3 -> USB_TXD
 253  * PSC3_4 -> USB_RXP Rx+ in
 254  * PSC3_5 -> USB_RXN Rx- in
 255  * PSC3_6 -> USB_PWR PortPower out
 256  * PSC3_7 -> USB_SPEED speed out
 257  * PSC3_8 -> USB_SUSPEND suspend
 258  * PSC3_9 -> USB_OVRCURNT overcurrent in
 259  *
 260  * [18:19] = 10
 261  * Two UARTs
 262  *
 263  * [17] = 0
 264  * USB differential mode
 265  *
 266  * [16] = 1
 267  * PCI disabled
 268  *
 269  * [12:15] = 0101
 270  * Ethernet 100Mbit with MD
 271  * ETH_0 -> ETH Txen
 272  * ETH_1 -> ETH TxD0
 273  * ETH_2 -> ETH TxD1
 274  * ETH_3 -> ETH TxD2
 275  * ETH_4 -> ETH TxD3
 276  * ETH_5 -> ETH Txerr
 277  * ETH_6 -> ETH MDC
 278  * ETH_7 -> ETH MDIO
 279  * ETH_8 -> ETH RxDv
 280  * ETH_9 -> ETH RxCLK
 281  * ETH_10 -> ETH Collision
 282  * ETH_11 -> ETH TxD
 283  * ETH_12 -> ETH RxD0
 284  * ETH_13 -> ETH RxD1
 285  * ETH_14 -> ETH RxD2
 286  * ETH_15 -> ETH RxD3
 287  * ETH_16 -> ETH Rxerr
 288  * ETH_17 -> ETH CRS
 289  *
 290  * [9:11] = 111
 291  * SPI on PSC6
 292  * PSC6_0 -> MISO
 293  * PSC6_1 -> SS#
 294  * PSC6_2 -> MOSI
 295  * PSC6_3 -> CLK
 296  *
 297  * [8] = 0
 298  * IrDA/USB 48MHz clock generated internally
 299  *
 300  * [6:7] = 01
 301  * ATA chip selects on csb_4/5
 302  * CSB_4 -> ATA_CS0 out
 303  * CSB_5 -> ATA_CS1 out
 304  *
 305  * [5] = 1
 306  * PSC3_4 is used as CS6
 307  *
 308  * [4] = 1
 309  * PSC3_5 is used as CS7
 310  *
 311  * [2:3] = 00
 312  * No Alternatives
 313  *
 314  * [1] = 0
 315  * gpio_wkup_7 is GPIO
 316  *
 317  * [0] = 0
 318  * gpio_wkup_6 is GPIO
 319  *
 320  */
 321 #define CONFIG_SYS_GPS_PORT_CONFIG      0x0d75a162
 322
 323 /*
 324  * Miscellaneous configurable options
 325  */
 326 #define CONFIG_SYS_LONGHELP                     /* undef to save memory */
 327 #define CONFIG_SYS_PROMPT "uboot> "             /* Monitor Command Prompt */
 328
 329 #define CONFIG_CMDLINE_EDITING 1                /* add command line history */
 330
 331 #define CONFIG_SYS_CACHELINE_SIZE 32            /* For MPC5xxx CPUs */
 332 #if defined(CONFIG_CMD_KGDB)
 333 #define CONFIG_SYS_CACHELINE_SHIFT 5            /* log base 2 of the above value */
 334 #endif
 335
 336 #if defined(CONFIG_CMD_KGDB)
 337 #define CONFIG_SYS_CBSIZE 1024                  /* Console I/O Buffer Size */
 338 #else
 339 #define CONFIG_SYS_CBSIZE 512                   /* Console I/O Buffer Size */
 340 #endif
 341 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16)
 342                                                 /* Print Buffer Size */
 343 #define CONFIG_SYS_MAXARGS 32                   /* max number of command args */
 344 #define CONFIG_SYS_BARGSIZE CONFIG_SYS_CBSIZE   /* Boot Argument Buffer Size */
 345
 346 #define CONFIG_SYS_MEMTEST_START 0x00100000     /* memtest works on */
 347 #define CONFIG_SYS_MEMTEST_END 0x00f00000       /* 1 ... 15 MB in DRAM */
 348
 349 #define CONFIG_SYS_LOAD_ADDR 0x400000           /* default load address */
 350 #define CONFIG_SYS_HZ 1000                      /* decrementer freq: 1 ms ticks */
 351
 352 #define CONFIG_DISPLAY_BOARDINFO 1
 353
 354 #define CONFIG_SYS_HUSH_PARSER 1
 355 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
 356
 357 #define CONFIG_CRC32_VERIFY  1
 358
 359 #define CONFIG_BOOTP_MASK       (CONFIG_BOOTP_DEFAULT | \
 360                                  CONFIG_BOOTP_DNS | \
 361                                  CONFIG_BOOTP_DNS2 | \
 362                                  CONFIG_BOOTP_SEND_HOSTNAME )
 363
 364 /*
 365  * Various low-level settings
 366  */
 367 #define CONFIG_SYS_HID0_INIT            HID0_ICE | HID0_ICFI
 368 #define CONFIG_SYS_HID0_FINAL           HID0_ICE
 369
 370 /* no burst access on the LPB */
 371 #define CONFIG_SYS_CS_BURST             0x00000000
 372 /* one deadcycle for the 33MHz statemachine */
 373 #define CONFIG_SYS_CS_DEADCYCLE         0x33333331
 374
 375 #define CONFIG_SYS_BOOTCS_CFG           0x0002d900
 376 #define CONFIG_SYS_BOOTCS_START         CONFIG_SYS_FLASH_BASE
 377 #define CONFIG_SYS_BOOTCS_SIZE          CONFIG_SYS_FLASH_SIZE
 378
 379 #define CONFIG_SYS_RESET_ADDRESS        0xff000000
 380
 381 /*
 382  * USB settings
 383  */
 384 #define CONFIG_USB_CLOCK                0x0001bbbb
 385 /* USB is on PSC3 */
 386 #define CONFIG_PSC3_USB
 387 #define CONFIG_USB_CONFIG               0x00000100
 388 #define CONFIG_USB_OHCI
 389 #define CONFIG_USB_STORAGE
 390
 391 /*
 392  * IDE/ATA stuff Supports IDE harddisk
 393  */
 394 #undef  CONFIG_IDE_8xx_PCCARD   /* Use IDE with PC Card Adapter */
 395 #undef  CONFIG_IDE_8xx_DIRECT   /* Direct IDE not supported */
 396 #undef  CONFIG_IDE_LED          /* LED for ide not supported */
 397
 398 #define CONFIG_IDE_RESET 1      /* reset for ide supported */
 399 #define CONFIG_IDE_PREINIT
 400 #define CONFIG_SYS_IDE_MAXBUS 1 /* max. 1 IDE bus */
 401 #define CONFIG_SYS_IDE_MAXDEVICE 2      /* max. 2 drives per IDE bus */
 402 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
 403 #define CONFIG_SYS_ATA_BASE_ADDR        MPC5XXX_ATA
 404 /* Offset for data I/O                  */
 405 #define CONFIG_SYS_ATA_DATA_OFFSET      (0x0060)
 406 /* Offset for normal register accesses  */
 407 #define CONFIG_SYS_ATA_REG_OFFSET       (CONFIG_SYS_ATA_DATA_OFFSET)
 408 /* Offset for alternate registers       */
 409 #define CONFIG_SYS_ATA_ALT_OFFSET       (0x005C)
 410 /* Interval between registers */
 411 #define CONFIG_SYS_ATA_STRIDE           4
 412 #define CONFIG_ATAPI                    1
 413
 414 /* we enable IDE and FAT support, so we also need partition support */
 415 #define CONFIG_DOS_PARTITION 1
 416
 417 /*
 418  * Open Firmware flat tree
 419  */
 420 #define CONFIG_OF_LIBFDT                1
 421 #define CONFIG_OF_BOARD_SETUP           1
 422
 423 #define OF_CPU                          "PowerPC,5200@0"
 424 #define OF_TBCLK                        CONFIG_SYS_MPC5XXX_CLKIN
 425 #define OF_SOC                          "soc5200@f0000000"
 426 #define OF_STDOUT_PATH                  "/soc5200@f0000000/serial@2600"
 427
 428 #endif /* __CONFIG_H */