include/configs/stxgp3.h

   1 /*
   2  * (C) Copyright 2003 Embedded Edge, LLC
   3  * Dan Malek <dan@embeddededge.com>
   4  * Copied from ADS85xx.
   5  * Updates for Silicon Tx GP3 8560 board.
   6  *
   7  * (C) Copyright 2002,2003 Motorola,Inc.
   8  * Xianghua Xiao <X.Xiao@motorola.com>
   9  *
  10  * See file CREDITS for list of people who contributed to this
  11  * project.
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License as
  15  * published by the Free Software Foundation; either version 2 of
  16  * the License, or (at your option) any later version.
  17  *
  18  * This program is distributed in the hope that it will be useful,
  19  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  * GNU General Public License for more details.
  22  *
  23  * You should have received a copy of the GNU General Public License
  24  * along with this program; if not, write to the Free Software
  25  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  26  * MA 02111-1307 USA
  27  */
  28
  29 /* mpc8560ads board configuration file */
  30 /* please refer to doc/README.mpc85xx for more info */
  31 /* make sure you change the MAC address and other network params first,
  32  * search for CONFIG_ETHADDR,CONFIG_SERVERIP,etc in this file
  33  */
  34
  35 #ifndef __CONFIG_H
  36 #define __CONFIG_H
  37
  38 /* High Level Configuration Options */
  39 #define CONFIG_BOOKE            1       /* BOOKE                */
  40 #define CONFIG_E500             1       /* BOOKE e500 family    */
  41 #define CONFIG_MPC85xx          1       /* MPC8540/MPC8560      */
  42 #define CONFIG_CPM2             1       /* has CPM2 */
  43 #define CONFIG_STXGP3           1       /* Silicon Tx GPPP board specific*/
  44 #define CONFIG_MPC8560          1
  45
  46 #define CONFIG_SYS_TEXT_BASE    0xfff80000
  47
  48 #undef  CONFIG_PCI                      /* pci ethernet support */
  49 #define CONFIG_TSEC_ENET                /* tsec ethernet support*/
  50 #undef  CONFIG_ETHER_ON_FCC             /* cpm FCC ethernet support */
  51 #define CONFIG_ENV_OVERWRITE
  52
  53 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
  54
  55 /* sysclk for MPC85xx
  56  */
  57
  58 #define CONFIG_SYS_CLK_FREQ     33333333 /* most pci cards are 33Mhz */
  59
  60 /* Blinkin' LEDs for Robert :-)
  61 */
  62 #define CONFIG_SHOW_ACTIVITY 1
  63
  64 /*
  65  * These can be toggled for performance analysis, otherwise use default.
  66  */
  67 #define CONFIG_L2_CACHE                     /* toggle L2 cache         */
  68 #define  CONFIG_BTB                          /* toggle branch predition */
  69
  70 #define CONFIG_BOARD_EARLY_INIT_F   1        /* Call board_pre_init      */
  71 #define CONFIG_RESET_PHY_R      1       /* Call reset_phy()             */
  72
  73 #undef  CONFIG_SYS_DRAM_TEST                       /* memory test, takes time  */
  74 #define CONFIG_SYS_MEMTEST_START       0x00200000  /* memtest region */
  75 #define CONFIG_SYS_MEMTEST_END         0x00400000
  76
  77
  78 /* Localbus SDRAM is an option, not all boards have it.
  79  * This address, however, is used to configure a 256M local bus
  80  * window that includes the Config latch below.
  81  */
  82 #define CONFIG_SYS_LBC_SDRAM_BASE      0xf0000000      /* Localbus SDRAM */
  83 #define CONFIG_SYS_LBC_SDRAM_SIZE       256             /* LBC SDRAM is 64MB    */
  84
  85 #define CONFIG_SYS_FLASH_BASE        0xff000000      /* start of FLASH 16M    */
  86 #define CONFIG_SYS_BR0_PRELIM        0xff001801      /* port size 32bit      */
  87
  88 #define CONFIG_SYS_OR0_PRELIM          0xff000ff7      /* 16 MB Flash           */
  89 #define CONFIG_SYS_MAX_FLASH_BANKS      1               /* number of banks      */
  90 #define CONFIG_SYS_MAX_FLASH_SECT       136             /* sectors per device   */
  91 #undef  CONFIG_SYS_FLASH_CHECKSUM
  92 #define CONFIG_SYS_FLASH_ERASE_TOUT     60000   /* Timeout for Flash Erase (in ms)      */
  93 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
  94
  95 /* The configuration latch is Chip Select 1.
  96  * It's an 8-bit latch in the lower 8 bits of the word.
  97  */
  98 #define CONFIG_SYS_BR1_PRELIM           0xfc001801      /* 32-bit port */
  99 #define CONFIG_SYS_OR1_PRELIM           0xffff0ff7      /* 64K is enough */
 100 #define CONFIG_SYS_LBC_LCLDEVS_BASE     0xfc000000      /* Base of localbus devices */
 101
 102 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE    /* start of monitor     */
 103
 104 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
 105 #define CONFIG_SYS_RAMBOOT
 106 #else
 107 #undef  CONFIG_SYS_RAMBOOT
 108 #endif
 109
 110 #ifdef CONFIG_SYS_RAMBOOT
 111 #define CONFIG_SYS_CCSRBAR_DEFAULT      0x40000000      /* CCSRBAR by BDI cfg   */
 112 #endif
 113 #define CONFIG_SYS_CCSRBAR              0xfdf00000
 114 #define CONFIG_SYS_CCSRBAR_PHYS_LOW     CONFIG_SYS_CCSRBAR
 115
 116 /* DDR Setup */
 117 #define CONFIG_FSL_DDR1
 118 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for DDR setup*/
 119 #define CONFIG_DDR_SPD
 120 #undef CONFIG_FSL_DDR_INTERACTIVE
 121
 122 #undef  CONFIG_DDR_ECC                  /* only for ECC DDR module */
 123 #define CONFIG_SYS_FSL_ERRATUM_DDR_MSYNC_IN     /* possible DLL fix needed */
 124 #define CONFIG_DDR_2T_TIMING            /* Sets the 2T timing bit */
 125
 126 #define CONFIG_MEM_INIT_VALUE           0xDeadBeef
 127
 128 #define CONFIG_SYS_DDR_SDRAM_BASE       0x00000000      /* DDR is system memory*/
 129 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
 130
 131 #define CONFIG_NUM_DDR_CONTROLLERS      1
 132 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
 133 #define CONFIG_CHIP_SELECTS_PER_CTRL    (2 * CONFIG_DIMM_SLOTS_PER_CTLR)
 134
 135 /* I2C addresses of SPD EEPROMs */
 136 #define SPD_EEPROM_ADDRESS      0x54    /* CTLR 0 DIMM 0 */
 137
 138 #undef CONFIG_CLOCKS_IN_MHZ
 139
 140 /* local bus definitions */
 141 #define CONFIG_SYS_BR2_PRELIM           0xf8001861      /* 64MB localbus SDRAM  */
 142 #define CONFIG_SYS_OR2_PRELIM           0xfc006901
 143 #define CONFIG_SYS_LBC_LCRR             0x00030004      /* local bus freq       */
 144 #define CONFIG_SYS_LBC_LBCR             0x00000000
 145 #define CONFIG_SYS_LBC_LSRT             0x20000000
 146 #define CONFIG_SYS_LBC_MRTPR            0x20000000
 147 #define CONFIG_SYS_LBC_LSDMR_1          0x2861b723
 148 #define CONFIG_SYS_LBC_LSDMR_2          0x0861b723
 149 #define CONFIG_SYS_LBC_LSDMR_3          0x0861b723
 150 #define CONFIG_SYS_LBC_LSDMR_4          0x1861b723
 151 #define CONFIG_SYS_LBC_LSDMR_5          0x4061b723
 152
 153 #define CONFIG_SYS_INIT_RAM_LOCK        1
 154 #define CONFIG_SYS_INIT_RAM_ADDR       0x60000000      /* Initial RAM address  */
 155 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000          /* Size of used area in RAM */
 156
 157 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 158 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 159
 160 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Mon */
 161 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserved for malloc */
 162
 163 /* Serial Port */
 164 #define CONFIG_CONS_ON_SCC              /* define if console on SCC */
 165 #undef  CONFIG_CONS_NONE                /* define if console on something else */
 166 #define CONFIG_CONS_INDEX       2       /* which serial channel for console */
 167
 168 #define CONFIG_BAUDRATE         38400
 169
 170 #define CONFIG_SYS_BAUDRATE_TABLE  \
 171         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 115200}
 172
 173 /* Use the HUSH parser */
 174 #define CONFIG_SYS_HUSH_PARSER
 175 #ifdef  CONFIG_SYS_HUSH_PARSER
 176 #endif
 177
 178 /*
 179  * I2C
 180  */
 181 #define CONFIG_FSL_I2C          /* Use FSL common I2C driver */
 182 #define CONFIG_HARD_I2C         /* I2C with hardware support*/
 183 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged */
 184 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address  */
 185 #define CONFIG_SYS_I2C_SLAVE            0x7F
 186 #if 0
 187 #define CONFIG_SYS_I2C_NOPROBES        {0x00}  /* Don't probe these addrs */
 188 #else
 189 /* I did the 'if 0' so we could keep the syntax above if ever needed. */
 190 #undef CONFIG_SYS_I2C_NOPROBES
 191 #endif
 192 #define CONFIG_SYS_I2C_OFFSET           0x3000
 193
 194 /* RapdIO Map configuration, mapped 1:1.
 195 */
 196 #define CONFIG_SYS_RIO_MEM_BASE 0xc0000000
 197 #define CONFIG_SYS_RIO_MEM_PHYS CONFIG_SYS_RIO_MEM_BASE
 198 #define CONFIG_SYS_RIO_MEM_SIZE 0x200000000     /* 512 M */
 199
 200 /* Standard 8560 PCI addressing, mapped 1:1.
 201 */
 202 #define CONFIG_SYS_PCI1_MEM_BASE        0x80000000
 203 #define CONFIG_SYS_PCI1_MEM_PHYS        CONFIG_SYS_PCI1_MEM_BASE
 204 #define CONFIG_SYS_PCI1_MEM_SIZE        0x20000000      /* 512M */
 205 #define CONFIG_SYS_PCI1_IO_BASE 0xe2000000
 206 #define CONFIG_SYS_PCI1_IO_PHYS CONFIG_SYS_PCI1_IO_BASE
 207 #define CONFIG_SYS_PCI1_IO_SIZE 0x01000000      /* 16 M */
 208
 209 #if defined(CONFIG_PCI)                 /* PCI Ethernet card */
 210
 211 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
 212
 213 #undef CONFIG_EEPRO100
 214 #undef CONFIG_TULIP
 215
 216 #if !defined(CONFIG_PCI_PNP)
 217   #define PCI_ENET0_IOADDR      0xe0000000
 218   #define PCI_ENET0_MEMADDR     0xe0000000
 219   #define PCI_IDSEL_NUMBER      0x0c    /* slot0->3(IDSEL)=12->15 */
 220 #endif
 221
 222 #undef CONFIG_PCI_SCAN_SHOW
 223 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1057  /* Motorola */
 224
 225 #endif /* CONFIG_PCI */
 226
 227 #if defined(CONFIG_TSEC_ENET)
 228
 229 #define CONFIG_MII              1       /* MII PHY management           */
 230
 231 #define CONFIG_TSEC1    1
 232 #define CONFIG_TSEC1_NAME       "TSEC0"
 233 #define CONFIG_TSEC2    1
 234 #define CONFIG_TSEC2_NAME       "TSEC1"
 235
 236 #define TSEC1_PHY_ADDR          2
 237 #define TSEC2_PHY_ADDR          4
 238 #define TSEC1_PHYIDX            0
 239 #define TSEC2_PHYIDX            0
 240 #define TSEC1_FLAGS             TSEC_GIGABIT
 241 #define TSEC2_FLAGS             TSEC_GIGABIT
 242 #define CONFIG_ETHPRIME         "TSEC0"
 243
 244 #elif defined(CONFIG_ETHER_ON_FCC)      /* CPM FCC Ethernet */
 245
 246 #define CONFIG_ETHER_ON_FCC2             /* define if ether on FCC   */
 247 #undef  CONFIG_ETHER_NONE               /* define if ether on something else */
 248 #define CONFIG_ETHER_INDEX      2       /* which channel for ether  */
 249
 250 #if (CONFIG_ETHER_INDEX == 2)
 251   /*
 252    * - Rx-CLK is CLK13
 253    * - Tx-CLK is CLK14
 254    * - Select bus for bd/buffers
 255    * - Full duplex
 256    */
 257   #define CONFIG_SYS_CMXFCR_MASK2      (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
 258   #define CONFIG_SYS_CMXFCR_VALUE2     (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
 259   #define CONFIG_SYS_CPMFCR_RAMTYPE    0
 260 #if 0
 261   #define CONFIG_SYS_FCC_PSMR          (FCC_PSMR_FDE)
 262 #else
 263   #define CONFIG_SYS_FCC_PSMR          0
 264 #endif
 265   #define FETH2_RST             0x01
 266 #elif (CONFIG_ETHER_INDEX == 3)
 267   /* need more definitions here for FE3 */
 268   #define FETH3_RST             0x80
 269 #endif  /* CONFIG_ETHER_INDEX */
 270
 271 /* MDIO is done through the TSEC0 control.
 272 */
 273 #define CONFIG_MII                      /* MII PHY management */
 274 #undef CONFIG_BITBANGMII                /* bit-bang MII PHY management  */
 275
 276 #endif
 277
 278 /* Environment */
 279 /* We use the top boot sector flash, so we have some 16K sectors for env
 280  */
 281 #ifndef CONFIG_SYS_RAMBOOT
 282   #define CONFIG_ENV_IS_IN_FLASH        1
 283   #define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE + 0x60000)
 284   #define CONFIG_ENV_SECT_SIZE  0x4000  /* 16K (one top sector) for env */
 285   #define CONFIG_ENV_SIZE               0x2000
 286 #else
 287   #define CONFIG_SYS_NO_FLASH           1       /* Flash is not usable now      */
 288   #define CONFIG_ENV_IS_NOWHERE 1       /* Store ENV in memory only     */
 289   #define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE - 0x1000)
 290   #define CONFIG_ENV_SIZE               0x2000
 291 #endif
 292
 293 #define CONFIG_BOOTARGS "root=/dev/nfs rw ip=any console=ttyS1,38400"
 294 #define CONFIG_BOOTCOMMAND      "bootm 0xff000000 0xff100000"
 295 #define CONFIG_BOOTDELAY        3       /* -1 disable autoboot */
 296
 297 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
 298 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
 299
 300 /*
 301  * BOOTP options
 302  */
 303 #define CONFIG_BOOTP_BOOTFILESIZE
 304 #define CONFIG_BOOTP_BOOTPATH
 305 #define CONFIG_BOOTP_GATEWAY
 306 #define CONFIG_BOOTP_HOSTNAME
 307
 308
 309 /*
 310  * Command line configuration.
 311  */
 312 #include <config_cmd_default.h>
 313
 314 #define CONFIG_CMD_PING
 315 #define CONFIG_CMD_I2C
 316 #define CONFIG_CMD_REGINFO
 317
 318 #if defined(CONFIG_SYS_RAMBOOT)
 319     #undef CONFIG_CMD_SAVEENV
 320     #undef CONFIG_CMD_LOADS
 321 #else
 322     #define CONFIG_CMD_ELF
 323 #endif
 324
 325 #if defined(CONFIG_PCI)
 326     #define CONFIG_CMD_PCI
 327 #endif
 328
 329 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
 330     #define CONFIG_CMD_MII
 331 #endif
 332
 333
 334 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
 335
 336 /*
 337  * Miscellaneous configurable options
 338  */
 339 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
 340 #define CONFIG_SYS_PROMPT       "GPPP=> "       /* Monitor Command Prompt       */
 341 #if defined(CONFIG_CMD_KGDB)
 342 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
 343 #else
 344 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
 345 #endif
 346 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
 347 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
 348 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 349 #define CONFIG_SYS_LOAD_ADDR    0x1000000       /* default load address */
 350 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
 351
 352 /*
 353  * For booting Linux, the board info and command line data
 354  * have to be in the first 8 MB of memory, since this is
 355  * the maximum mapped by the Linux kernel during initialization.
 356  */
 357 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20) /* Initial Memory map for Linux */
 358
 359 #if defined(CONFIG_CMD_KGDB)
 360 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 361 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
 362 #endif
 363
 364 /*Note: change below for your network setting!!! */
 365 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
 366 #define CONFIG_HAS_ETH0
 367 #define CONFIG_ETHADDR           00:e0:0c:07:9b:8a
 368 #define CONFIG_HAS_ETH1
 369 #define CONFIG_ETH1ADDR          00:e0:0c:07:9b:8b
 370 #define CONFIG_HAS_ETH2
 371 #define CONFIG_ETH2ADDR          00:e0:0c:07:9b:8c
 372 #endif
 373
 374 #define CONFIG_SERVERIP         192.168.85.1
 375 #define CONFIG_IPADDR           192.168.85.60
 376 #define CONFIG_GATEWAYIP        192.168.85.1
 377 #define CONFIG_NETMASK          255.255.255.0
 378 #define CONFIG_HOSTNAME         STX_GP3
 379 #define CONFIG_ROOTPATH         "/gppproot"
 380 #define CONFIG_BOOTFILE         "uImage"
 381 #define CONFIG_LOADADDR         0x1000000
 382
 383 #endif  /* __CONFIG_H */