include/configs/uc101.h

   1 /*
   2  * (C) Copyright 2003-2006
   3  * Heiko Schocher, DENX Software Engineering, hs@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 /*
  28  * High Level Configuration Options
  29  * (easy to change)
  30  */
  31
  32 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU               */
  33 #define CONFIG_MPC5200          1       /* (more precisely an MPC5200 CPU)      */
  34 #define CONFIG_UC101            1       /* UC101 board                  */
  35
  36 #define CFG_MPC5XXX_CLKIN       33000000 /* ... running at 33.000000MHz         */
  37
  38 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH     */
  39 #define BOOTFLAG_WARM           0x02    /* Software reboot                      */
  40
  41 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs                     */
  42 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  43 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value        */
  44 #endif
  45
  46 #define CONFIG_BOARD_EARLY_INIT_R
  47
  48 /*
  49  * Serial console configuration
  50  */
  51 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1   */
  52 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps    */
  53 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
  54
  55 /* Partitions */
  56 #define CONFIG_DOS_PARTITION
  57
  58 /*
  59  * Supported commands
  60  */
  61 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
  62                                 CFG_CMD_DATE    | \
  63                                 CFG_CMD_DISPLAY | \
  64                                 CFG_CMD_DHCP    | \
  65                                 CFG_CMD_PING    | \
  66                                 CFG_CMD_EEPROM  | \
  67                                 CFG_CMD_I2C     | \
  68                                 CFG_CMD_DTT     | \
  69                                 CFG_CMD_IDE     | \
  70                                 CFG_CMD_FAT     | \
  71                                 CFG_CMD_NFS     | \
  72                                 CFG_CMD_MII     | \
  73                                 CFG_CMD_SNTP    )
  74
  75 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  76 #include <cmd_confdefs.h>
  77
  78 #define CONFIG_TIMESTAMP        1       /* Print image info with timestamp */
  79
  80 #if (TEXT_BASE == 0xFFF00000) /* Boot low */
  81 #   define CFG_LOWBOOT          1
  82 #endif
  83
  84 /*
  85  * Autobooting
  86  */
  87 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
  88
  89 #define CONFIG_PREBOOT  "echo;" \
  90         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
  91         "echo"
  92
  93 #undef  CONFIG_BOOTARGS
  94
  95 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  96         "netdev=eth0\0"                                                 \
  97         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
  98                 "nfsroot=${serverip}:${rootpath}\0"                     \
  99         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 100         "addwdt=setenv bootargs ${bootargs} wdt=off"                    \
 101         "addip=setenv bootargs ${bootargs} "                            \
 102                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 103                 ":${hostname}:${netdev}:off panic=1\0"                  \
 104         "flash_nfs=run nfsargs addip;"                                  \
 105                 "bootm ${kernel_addr}\0"                                \
 106         "net_nfs=tftp 300000 ${bootfile};run nfsargs addip addwdt;bootm\0" \
 107         "rootpath=/opt/eldk/ppc_82xx\0"                                 \
 108         ""
 109
 110 #define CONFIG_BOOTCOMMAND      "run net_nfs"
 111
 112 #define CONFIG_MISC_INIT_R      1
 113
 114 /*
 115  * IPB Bus clocking configuration.
 116  */
 117 #define CFG_IPBCLK_EQUALS_XLBCLK                /* define for 133MHz speed */
 118
 119 /*
 120  * I2C configuration
 121  */
 122 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
 123 #define CFG_I2C_MODULE          2       /* Select I2C module #1 or #2 */
 124
 125 #define CFG_I2C_SPEED           100000 /* 100 kHz */
 126 #define CFG_I2C_SLAVE           0x7F
 127
 128 /*
 129  * EEPROM configuration
 130  */
 131 #define CFG_I2C_EEPROM_ADDR             0x58
 132 #define CFG_I2C_EEPROM_ADDR_LEN         1
 133 #define CFG_EEPROM_PAGE_WRITE_BITS      4
 134 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  10
 135 /* for LM81 */
 136 #define CFG_EEPROM_PAGE_WRITE_ENABLE
 137
 138 /*
 139  * RTC configuration
 140  */
 141 #define CONFIG_RTC_PCF8563
 142 #define CFG_I2C_RTC_ADDR                0x51
 143
 144 /* I2C SYSMON (LM75) */
 145 #define CONFIG_DTT_LM81                 1       /* ON Semi's LM75               */
 146 #define CONFIG_DTT_SENSORS              {0}     /* Sensor addresses             */
 147 #define CFG_DTT_MAX_TEMP                70
 148 #define CFG_DTT_LOW_TEMP                -30
 149 #define CFG_DTT_HYSTERESIS              3
 150
 151 /*
 152  * Flash configuration
 153  */
 154 #define CFG_FLASH_BASE          0xFF800000
 155
 156 #define CFG_FLASH_SIZE          0x00800000 /* 8 MByte */
 157 #define CFG_MAX_FLASH_SECT      140     /* max num of sects on one chip */
 158
 159 #define CFG_ENV_ADDR            (TEXT_BASE+0x40000) /* second sector */
 160 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks
 161                                            (= chip selects) */
 162 #define CFG_FLASH_ERASE_TOUT    240000  /* Flash Erase Timeout (in ms)  */
 163 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (in ms)  */
 164
 165 #define CFG_FLASH_CFI_DRIVER
 166 #define CFG_FLASH_CFI
 167 #define CFG_FLASH_EMPTY_INFO
 168 #define CFG_FLASH_CFI_AMD_RESET
 169
 170 /*
 171  * Environment settings
 172  */
 173 #define CFG_ENV_IS_IN_FLASH     1
 174 #define CFG_ENV_SIZE            0x4000
 175 #define CFG_ENV_SECT_SIZE       0x10000
 176 #define CFG_ENV_OFFSET_REDUND   (CFG_ENV_OFFSET+CFG_ENV_SECT_SIZE)
 177 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 178
 179 /*
 180  * Memory map
 181  */
 182 #define CFG_MBAR                0xF0000000
 183 #define CFG_DEFAULT_MBAR        0x80000000
 184
 185 #define CFG_SDRAM_BASE          0x00000000
 186 #define CFG_SRAM_BASE           0x80100000      /* CS 1 */
 187 #define CFG_DISPLAY_BASE        0x80600000      /* CS 3 */
 188 #define CFG_IB_MASTER           0xc0510000      /* CS 6 */
 189 #define CFG_IB_EPLD             0xc0500000      /* CS 7 */
 190
 191 /* Settings for XLB = 132 MHz */
 192 #define SDRAM_DDR        1
 193 #define SDRAM_MODE      0x018D0000
 194 #define SDRAM_EMODE     0x40090000
 195 #define SDRAM_CONTROL   0x714f0f00
 196 #define SDRAM_CONFIG1   0x73722930
 197 #define SDRAM_CONFIG2   0x47770000
 198 #define SDRAM_TAPDELAY  0x10000000
 199
 200 /* SRAM */
 201 #define SRAM_BASE               CFG_SRAM_BASE   /* SRAM base address    */
 202 #define SRAM_LEN                0x1fffff
 203 #define SRAM_END                (SRAM_BASE + SRAM_LEN)
 204
 205 /* Use ON-Chip SRAM until RAM will be available */
 206 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
 207 #ifdef CONFIG_POST
 208 /* preserve space for the post_word at end of on-chip SRAM */
 209 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_POST_SIZE
 210 #else
 211 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE
 212 #endif
 213
 214
 215 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 216 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 217 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 218
 219 #define CFG_MONITOR_BASE    TEXT_BASE
 220 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 221 #   define CFG_RAMBOOT          1
 222 #endif
 223
 224 #define CFG_MONITOR_LEN         (192 << 10)     /* Reserve 192 kB for Monitor   */
 225 #define CFG_MALLOC_LEN          (512 << 10)     /* Reserve 128 kB for malloc()  */
 226 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 227
 228 /*
 229  * Ethernet configuration
 230  */
 231 #define CONFIG_MPC5xxx_FEC      1
 232 #define CONFIG_PHY_ADDR         0x00
 233 #define CONFIG_MII              1
 234
 235 /*
 236  * GPIO configuration
 237  */
 238 #define CFG_GPS_PORT_CONFIG     0x4d558044
 239
 240 /*use  Hardware WDT */
 241 #define CONFIG_HW_WATCHDOG
 242
 243 /*
 244  * Miscellaneous configurable options
 245  */
 246 #define CFG_LONGHELP                    /* undef to save memory     */
 247 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
 248 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 249 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
 250 #else
 251 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
 252 #endif
 253 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 254 #define CFG_MAXARGS             16      /* max number of command args   */
 255 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 256
 257 /* Enable an alternate, more extensive memory test */
 258 #define CFG_ALT_MEMTEST
 259
 260 #define CFG_MEMTEST_START       0x00300000      /* memtest works on */
 261 #define CFG_MEMTEST_END         0x00f00000      /* 3 ... 15 MB in DRAM  */
 262
 263 #define CFG_LOAD_ADDR           0x300000        /* default load address */
 264
 265 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 266
 267 /*
 268  * Enable loopw commando. This has only affect, if CFG_CMD_MEM is defined,
 269  * which is normally part of the default commands (CFV_CMD_DFL)
 270  */
 271 #define CONFIG_LOOPW
 272
 273 /*
 274  * Various low-level settings
 275  */
 276 #if defined(CONFIG_MPC5200)
 277 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
 278 #define CFG_HID0_FINAL          HID0_ICE
 279 #else
 280 #define CFG_HID0_INIT           0
 281 #define CFG_HID0_FINAL          0
 282 #endif
 283
 284 #define CFG_BOOTCS_START        CFG_FLASH_BASE
 285 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
 286 #define CFG_BOOTCS_CFG          0x00045D00
 287 #define CFG_CS0_START           CFG_FLASH_BASE
 288 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
 289
 290 /* 8Mbit SRAM @0x80100000 */
 291 #define CFG_CS1_START           CFG_SRAM_BASE
 292 #define CFG_CS1_SIZE            0x00100000
 293 #define CFG_CS1_CFG             0x21D00
 294
 295 /* Display H1, Status Inputs, EPLD @0x80600000 8 Bit */
 296 #define CFG_CS3_START           CFG_DISPLAY_BASE
 297 #define CFG_CS3_SIZE            0x00000100
 298 #define CFG_CS3_CFG             0x00081802
 299
 300 /* Interbus Master 16 Bit */
 301 #define CFG_CS6_START           CFG_IB_MASTER
 302 #define CFG_CS6_SIZE            0x00010000
 303 #define CFG_CS6_CFG             0x00FF3500
 304
 305 /* Interbus EPLD 8 Bit */
 306 #define CFG_CS7_START           CFG_IB_EPLD
 307 #define CFG_CS7_SIZE            0x00010000
 308 #define CFG_CS7_CFG             0x00081800
 309
 310 #define CFG_CS_BURST            0x00000000
 311 #define CFG_CS_DEADCYCLE        0x33333333
 312
 313 /*-----------------------------------------------------------------------
 314  * IDE/ATA stuff Supports IDE harddisk
 315  *-----------------------------------------------------------------------
 316  */
 317
 318 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
 319
 320 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
 321 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
 322
 323 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE bus               */
 324 #define CFG_IDE_MAXDEVICE       2       /* max. 2 drives per IDE bus    */
 325
 326 #define CONFIG_IDE_PREINIT      1
 327 /* #define CONFIG_IDE_RESET     1 beispile siehe tqm5200.c */
 328
 329 #define CFG_ATA_IDE0_OFFSET     0x0000
 330
 331 #define CFG_ATA_BASE_ADDR       MPC5XXX_ATA
 332
 333 /* Offset for data I/O                  */
 334 #define CFG_ATA_DATA_OFFSET     (0x0060)
 335
 336 /* Offset for normal register accesses  */
 337 #define CFG_ATA_REG_OFFSET      (CFG_ATA_DATA_OFFSET)
 338
 339 /* Offset for alternate registers       */
 340 #define CFG_ATA_ALT_OFFSET      (0x005C)
 341
 342 /* Interval between registers                                                */
 343 #define CFG_ATA_STRIDE          4
 344
 345 #define CONFIG_ATAPI            1
 346
 347 /*---------------------------------------------------------------------*/
 348 /* Display addresses                                                   */
 349 /*---------------------------------------------------------------------*/
 350 #define CFG_DISP_CHR_RAM        (CFG_DISPLAY_BASE + 0x38)
 351 #define CFG_DISP_CWORD          (CFG_DISPLAY_BASE + 0x30)
 352
 353 #endif /* __CONFIG_H */