arch/arm/cpu/armv7/omap3/board.c

   1 /*
   2  *
   3  * Common board functions for OMAP3 based boards.
   4  *
   5  * (C) Copyright 2004-2008
   6  * Texas Instruments, <www.ti.com>
   7  *
   8  * Author :
   9  *      Sunil Kumar <sunilsaini05@gmail.com>
  10  *      Shashi Ranjan <shashiranjanmca05@gmail.com>
  11  *
  12  * Derived from Beagle Board and 3430 SDP code by
  13  *      Richard Woodruff <r-woodruff2@ti.com>
  14  *      Syed Mohammed Khasim <khasim@ti.com>
  15  *
  16  *
  17  * See file CREDITS for list of people who contributed to this
  18  * project.
  19  *
  20  * This program is free software; you can redistribute it and/or
  21  * modify it under the terms of the GNU General Public License as
  22  * published by the Free Software Foundation; either version 2 of
  23  * the License, or (at your option) any later version.
  24  *
  25  * This program is distributed in the hope that it will be useful,
  26  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  27  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  28  * GNU General Public License for more details.
  29  *
  30  * You should have received a copy of the GNU General Public License
  31  * along with this program; if not, write to the Free Software
  32  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  33  * MA 02111-1307 USA
  34  */
  35 #include <common.h>
  36 #include <asm/io.h>
  37 #include <asm/arch/sys_proto.h>
  38 #include <asm/arch/mem.h>
  39 #include <asm/cache.h>
  40
  41 extern omap3_sysinfo sysinfo;
  42
  43 /******************************************************************************
  44  * Routine: delay
  45  * Description: spinning delay to use before udelay works
  46  *****************************************************************************/
  47 static inline void delay(unsigned long loops)
  48 {
  49         __asm__ volatile ("1:\n" "subs %0, %1, #1\n"
  50                           "bne 1b":"=r" (loops):"0"(loops));
  51 }
  52
  53 /******************************************************************************
  54  * Routine: secure_unlock
  55  * Description: Setup security registers for access
  56  *              (GP Device only)
  57  *****************************************************************************/
  58 void secure_unlock_mem(void)
  59 {
  60         struct pm *pm_rt_ape_base = (struct pm *)PM_RT_APE_BASE_ADDR_ARM;
  61         struct pm *pm_gpmc_base = (struct pm *)PM_GPMC_BASE_ADDR_ARM;
  62         struct pm *pm_ocm_ram_base = (struct pm *)PM_OCM_RAM_BASE_ADDR_ARM;
  63         struct pm *pm_iva2_base = (struct pm *)PM_IVA2_BASE_ADDR_ARM;
  64         struct sms *sms_base = (struct sms *)OMAP34XX_SMS_BASE;
  65
  66         /* Protection Module Register Target APE (PM_RT) */
  67         writel(UNLOCK_1, &pm_rt_ape_base->req_info_permission_1);
  68         writel(UNLOCK_1, &pm_rt_ape_base->read_permission_0);
  69         writel(UNLOCK_1, &pm_rt_ape_base->wirte_permission_0);
  70         writel(UNLOCK_2, &pm_rt_ape_base->addr_match_1);
  71
  72         writel(UNLOCK_3, &pm_gpmc_base->req_info_permission_0);
  73         writel(UNLOCK_3, &pm_gpmc_base->read_permission_0);
  74         writel(UNLOCK_3, &pm_gpmc_base->wirte_permission_0);
  75
  76         writel(UNLOCK_3, &pm_ocm_ram_base->req_info_permission_0);
  77         writel(UNLOCK_3, &pm_ocm_ram_base->read_permission_0);
  78         writel(UNLOCK_3, &pm_ocm_ram_base->wirte_permission_0);
  79         writel(UNLOCK_2, &pm_ocm_ram_base->addr_match_2);
  80
  81         /* IVA Changes */
  82         writel(UNLOCK_3, &pm_iva2_base->req_info_permission_0);
  83         writel(UNLOCK_3, &pm_iva2_base->read_permission_0);
  84         writel(UNLOCK_3, &pm_iva2_base->wirte_permission_0);
  85
  86         /* SDRC region 0 public */
  87         writel(UNLOCK_1, &sms_base->rg_att0);
  88 }
  89
  90 /******************************************************************************
  91  * Routine: secureworld_exit()
  92  * Description: If chip is EMU and boot type is external
  93  *              configure secure registers and exit secure world
  94  *              general use.
  95  *****************************************************************************/
  96 void secureworld_exit()
  97 {
  98         unsigned long i;
  99
 100         /* configrue non-secure access control register */
 101         __asm__ __volatile__("mrc p15, 0, %0, c1, c1, 2":"=r"(i));
 102         /* enabling co-processor CP10 and CP11 accesses in NS world */
 103         __asm__ __volatile__("orr %0, %0, #0xC00":"=r"(i));
 104         /*
 105          * allow allocation of locked TLBs and L2 lines in NS world
 106          * allow use of PLE registers in NS world also
 107          */
 108         __asm__ __volatile__("orr %0, %0, #0x70000":"=r"(i));
 109         __asm__ __volatile__("mcr p15, 0, %0, c1, c1, 2":"=r"(i));
 110
 111         /* Enable ASA in ACR register */
 112         __asm__ __volatile__("mrc p15, 0, %0, c1, c0, 1":"=r"(i));
 113         __asm__ __volatile__("orr %0, %0, #0x10":"=r"(i));
 114         __asm__ __volatile__("mcr p15, 0, %0, c1, c0, 1":"=r"(i));
 115
 116         /* Exiting secure world */
 117         __asm__ __volatile__("mrc p15, 0, %0, c1, c1, 0":"=r"(i));
 118         __asm__ __volatile__("orr %0, %0, #0x31":"=r"(i));
 119         __asm__ __volatile__("mcr p15, 0, %0, c1, c1, 0":"=r"(i));
 120 }
 121
 122 /******************************************************************************
 123  * Routine: try_unlock_sram()
 124  * Description: If chip is GP/EMU(special) type, unlock the SRAM for
 125  *              general use.
 126  *****************************************************************************/
 127 void try_unlock_memory()
 128 {
 129         int mode;
 130         int in_sdram = is_running_in_sdram();
 131
 132         /*
 133          * if GP device unlock device SRAM for general use
 134          * secure code breaks for Secure/Emulation device - HS/E/T
 135          */
 136         mode = get_device_type();
 137         if (mode == GP_DEVICE)
 138                 secure_unlock_mem();
 139
 140         /*
 141          * If device is EMU and boot is XIP external booting
 142          * Unlock firewalls and disable L2 and put chip
 143          * out of secure world
 144          *
 145          * Assuming memories are unlocked by the demon who put us in SDRAM
 146          */
 147         if ((mode <= EMU_DEVICE) && (get_boot_type() == 0x1F)
 148             && (!in_sdram)) {
 149                 secure_unlock_mem();
 150                 secureworld_exit();
 151         }
 152
 153         return;
 154 }
 155
 156 /******************************************************************************
 157  * Routine: s_init
 158  * Description: Does early system init of muxing and clocks.
 159  *              - Called path is with SRAM stack.
 160  *****************************************************************************/
 161 void s_init(void)
 162 {
 163         int in_sdram = is_running_in_sdram();
 164
 165         watchdog_init();
 166
 167         try_unlock_memory();
 168
 169         /*
 170          * Right now flushing at low MPU speed.
 171          * Need to move after clock init
 172          */
 173         invalidate_dcache(get_device_type());
 174 #ifndef CONFIG_ICACHE_OFF
 175         icache_enable();
 176 #endif
 177
 178 #ifdef CONFIG_L2_OFF
 179         l2_cache_disable();
 180 #else
 181         l2_cache_enable();
 182 #endif
 183         /*
 184          * Writing to AuxCR in U-boot using SMI for GP DEV
 185          * Currently SMI in Kernel on ES2 devices seems to have an issue
 186          * Once that is resolved, we can postpone this config to kernel
 187          */
 188         if (get_device_type() == GP_DEVICE)
 189                 setup_auxcr();
 190
 191         set_muxconf_regs();
 192         delay(100);
 193
 194         prcm_init();
 195
 196         per_clocks_enable();
 197
 198         if (!in_sdram)
 199                 mem_init();
 200 }
 201
 202 /******************************************************************************
 203  * Routine: wait_for_command_complete
 204  * Description: Wait for posting to finish on watchdog
 205  *****************************************************************************/
 206 void wait_for_command_complete(struct watchdog *wd_base)
 207 {
 208         int pending = 1;
 209         do {
 210                 pending = readl(&wd_base->wwps);
 211         } while (pending);
 212 }
 213
 214 /******************************************************************************
 215  * Routine: watchdog_init
 216  * Description: Shut down watch dogs
 217  *****************************************************************************/
 218 void watchdog_init(void)
 219 {
 220         struct watchdog *wd2_base = (struct watchdog *)WD2_BASE;
 221         struct prcm *prcm_base = (struct prcm *)PRCM_BASE;
 222
 223         /*
 224          * There are 3 watch dogs WD1=Secure, WD2=MPU, WD3=IVA. WD1 is
 225          * either taken care of by ROM (HS/EMU) or not accessible (GP).
 226          * We need to take care of WD2-MPU or take a PRCM reset. WD3
 227          * should not be running and does not generate a PRCM reset.
 228          */
 229
 230         sr32(&prcm_base->fclken_wkup, 5, 1, 1);
 231         sr32(&prcm_base->iclken_wkup, 5, 1, 1);
 232         wait_on_value(ST_WDT2, 0x20, &prcm_base->idlest_wkup, 5);
 233
 234         writel(WD_UNLOCK1, &wd2_base->wspr);
 235         wait_for_command_complete(wd2_base);
 236         writel(WD_UNLOCK2, &wd2_base->wspr);
 237 }
 238
 239 /******************************************************************************
 240  * Dummy function to handle errors for EABI incompatibility
 241  *****************************************************************************/
 242 void abort(void)
 243 {
 244 }
 245
 246 #ifdef CONFIG_NAND_OMAP_GPMC
 247 /******************************************************************************
 248  * OMAP3 specific command to switch between NAND HW and SW ecc
 249  *****************************************************************************/
 250 static int do_switch_ecc(cmd_tbl_t * cmdtp, int flag, int argc, char * const argv[])
 251 {
 252         if (argc != 2)
 253                 goto usage;
 254         if (strncmp(argv[1], "hw", 2) == 0)
 255                 omap_nand_switch_ecc(1);
 256         else if (strncmp(argv[1], "sw", 2) == 0)
 257                 omap_nand_switch_ecc(0);
 258         else
 259                 goto usage;
 260
 261         return 0;
 262
 263 usage:
 264         printf ("Usage: nandecc %s\n", cmdtp->usage);
 265         return 1;
 266 }
 267
 268 U_BOOT_CMD(
 269         nandecc, 2, 1,  do_switch_ecc,
 270         "switch OMAP3 NAND ECC calculation algorithm",
 271         "[hw/sw] - Switch between NAND hardware (hw) or software (sw) ecc algorithm"
 272 );
 273
 274 #endif /* CONFIG_NAND_OMAP_GPMC */
 275
 276 #ifdef CONFIG_DISPLAY_BOARDINFO
 277 /**
 278  * Print board information
 279  */
 280 int checkboard (void)
 281 {
 282         char *mem_s ;
 283
 284         if (is_mem_sdr())
 285                 mem_s = "mSDR";
 286         else
 287                 mem_s = "LPDDR";
 288
 289         printf("%s + %s/%s\n", sysinfo.board_string, mem_s,
 290                         sysinfo.nand_string);
 291
 292         return 0;
 293 }
 294 #endif  /* CONFIG_DISPLAY_BOARDINFO */