]> git.kernelconcepts.de Git - karo-tx-uboot.git/blob - board/altera/arria5-socdk/qts/pinmux_config.c
arm: socfpga: Remove CV-specific parts from AV-SoCDK
[karo-tx-uboot.git] / board / altera / arria5-socdk / qts / pinmux_config.c
1 /* This file is generated by Preloader Generator */
2
3 #include "pinmux_config.h"
4
5 /* pin mux configuration data */
6 unsigned long sys_mgr_init_table[CONFIG_HPS_PINMUX_NUM] = {
7         0, /* EMACIO0 */
8         2, /* EMACIO1 */
9         2, /* EMACIO2 */
10         2, /* EMACIO3 */
11         2, /* EMACIO4 */
12         2, /* EMACIO5 */
13         2, /* EMACIO6 */
14         2, /* EMACIO7 */
15         2, /* EMACIO8 */
16         0, /* EMACIO9 */
17         2, /* EMACIO10 */
18         2, /* EMACIO11 */
19         2, /* EMACIO12 */
20         2, /* EMACIO13 */
21         3, /* EMACIO14 */
22         3, /* EMACIO15 */
23         3, /* EMACIO16 */
24         3, /* EMACIO17 */
25         3, /* EMACIO18 */
26         3, /* EMACIO19 */
27         3, /* FLASHIO0 */
28         0, /* FLASHIO1 */
29         3, /* FLASHIO2 */
30         3, /* FLASHIO3 */
31         0, /* FLASHIO4 */
32         0, /* FLASHIO5 */
33         0, /* FLASHIO6 */
34         0, /* FLASHIO7 */
35         0, /* FLASHIO8 */
36         3, /* FLASHIO9 */
37         3, /* FLASHIO10 */
38         3, /* FLASHIO11 */
39         3, /* GENERALIO0 */
40         3, /* GENERALIO1 */
41         3, /* GENERALIO2 */
42         3, /* GENERALIO3 */
43         3, /* GENERALIO4 */
44         3, /* GENERALIO5 */
45         3, /* GENERALIO6 */
46         3, /* GENERALIO7 */
47         3, /* GENERALIO8 */
48         0, /* GENERALIO9 */
49         0, /* GENERALIO10 */
50         0, /* GENERALIO11 */
51         0, /* GENERALIO12 */
52         0, /* GENERALIO13 */
53         0, /* GENERALIO14 */
54         3, /* GENERALIO15 */
55         3, /* GENERALIO16 */
56         2, /* GENERALIO17 */
57         2, /* GENERALIO18 */
58         0, /* GENERALIO19 */
59         0, /* GENERALIO20 */
60         0, /* GENERALIO21 */
61         0, /* GENERALIO22 */
62         3, /* GENERALIO23 */
63         3, /* GENERALIO24 */
64         0, /* GENERALIO25 */
65         0, /* GENERALIO26 */
66         0, /* GENERALIO27 */
67         0, /* GENERALIO28 */
68         0, /* GENERALIO29 */
69         0, /* GENERALIO30 */
70         0, /* GENERALIO31 */
71         0, /* MIXED1IO0 */
72         0, /* MIXED1IO1 */
73         0, /* MIXED1IO2 */
74         0, /* MIXED1IO3 */
75         0, /* MIXED1IO4 */
76         0, /* MIXED1IO5 */
77         0, /* MIXED1IO6 */
78         0, /* MIXED1IO7 */
79         0, /* MIXED1IO8 */
80         0, /* MIXED1IO9 */
81         0, /* MIXED1IO10 */
82         0, /* MIXED1IO11 */
83         0, /* MIXED1IO12 */
84         0, /* MIXED1IO13 */
85         0, /* MIXED1IO14 */
86         3, /* MIXED1IO15 */
87         3, /* MIXED1IO16 */
88         3, /* MIXED1IO17 */
89         3, /* MIXED1IO18 */
90         3, /* MIXED1IO19 */
91         3, /* MIXED1IO20 */
92         0, /* MIXED1IO21 */
93         3, /* MIXED2IO0 */
94         3, /* MIXED2IO1 */
95         3, /* MIXED2IO2 */
96         3, /* MIXED2IO3 */
97         3, /* MIXED2IO4 */
98         3, /* MIXED2IO5 */
99         3, /* MIXED2IO6 */
100         3, /* MIXED2IO7 */
101         0, /* GPLINMUX48 */
102         0, /* GPLINMUX49 */
103         0, /* GPLINMUX50 */
104         0, /* GPLINMUX51 */
105         0, /* GPLINMUX52 */
106         0, /* GPLINMUX53 */
107         0, /* GPLINMUX54 */
108         0, /* GPLINMUX55 */
109         0, /* GPLINMUX56 */
110         0, /* GPLINMUX57 */
111         0, /* GPLINMUX58 */
112         0, /* GPLINMUX59 */
113         0, /* GPLINMUX60 */
114         0, /* GPLINMUX61 */
115         0, /* GPLINMUX62 */
116         0, /* GPLINMUX63 */
117         0, /* GPLINMUX64 */
118         0, /* GPLINMUX65 */
119         0, /* GPLINMUX66 */
120         0, /* GPLINMUX67 */
121         0, /* GPLINMUX68 */
122         0, /* GPLINMUX69 */
123         0, /* GPLINMUX70 */
124         1, /* GPLMUX0 */
125         1, /* GPLMUX1 */
126         1, /* GPLMUX2 */
127         1, /* GPLMUX3 */
128         1, /* GPLMUX4 */
129         1, /* GPLMUX5 */
130         1, /* GPLMUX6 */
131         1, /* GPLMUX7 */
132         1, /* GPLMUX8 */
133         1, /* GPLMUX9 */
134         1, /* GPLMUX10 */
135         1, /* GPLMUX11 */
136         1, /* GPLMUX12 */
137         1, /* GPLMUX13 */
138         1, /* GPLMUX14 */
139         1, /* GPLMUX15 */
140         1, /* GPLMUX16 */
141         1, /* GPLMUX17 */
142         1, /* GPLMUX18 */
143         1, /* GPLMUX19 */
144         1, /* GPLMUX20 */
145         1, /* GPLMUX21 */
146         1, /* GPLMUX22 */
147         1, /* GPLMUX23 */
148         1, /* GPLMUX24 */
149         1, /* GPLMUX25 */
150         1, /* GPLMUX26 */
151         1, /* GPLMUX27 */
152         1, /* GPLMUX28 */
153         1, /* GPLMUX29 */
154         1, /* GPLMUX30 */
155         1, /* GPLMUX31 */
156         1, /* GPLMUX32 */
157         1, /* GPLMUX33 */
158         1, /* GPLMUX34 */
159         1, /* GPLMUX35 */
160         1, /* GPLMUX36 */
161         1, /* GPLMUX37 */
162         1, /* GPLMUX38 */
163         1, /* GPLMUX39 */
164         1, /* GPLMUX40 */
165         1, /* GPLMUX41 */
166         1, /* GPLMUX42 */
167         1, /* GPLMUX43 */
168         1, /* GPLMUX44 */
169         1, /* GPLMUX45 */
170         1, /* GPLMUX46 */
171         1, /* GPLMUX47 */
172         1, /* GPLMUX48 */
173         1, /* GPLMUX49 */
174         1, /* GPLMUX50 */
175         1, /* GPLMUX51 */
176         1, /* GPLMUX52 */
177         1, /* GPLMUX53 */
178         1, /* GPLMUX54 */
179         1, /* GPLMUX55 */
180         1, /* GPLMUX56 */
181         1, /* GPLMUX57 */
182         1, /* GPLMUX58 */
183         1, /* GPLMUX59 */
184         1, /* GPLMUX60 */
185         1, /* GPLMUX61 */
186         1, /* GPLMUX62 */
187         1, /* GPLMUX63 */
188         1, /* GPLMUX64 */
189         1, /* GPLMUX65 */
190         1, /* GPLMUX66 */
191         1, /* GPLMUX67 */
192         1, /* GPLMUX68 */
193         1, /* GPLMUX69 */
194         1, /* GPLMUX70 */
195         0, /* NANDUSEFPGA */
196         0, /* UART0USEFPGA */
197         0, /* RGMII1USEFPGA */
198         0, /* SPIS0USEFPGA */
199         0, /* CAN0USEFPGA */
200         0, /* I2C0USEFPGA */
201         0, /* SDMMCUSEFPGA */
202         0, /* QSPIUSEFPGA */
203         0, /* SPIS1USEFPGA */
204         0, /* RGMII0USEFPGA */
205         0, /* UART1USEFPGA */
206         0, /* CAN1USEFPGA */
207         0, /* USB1USEFPGA */
208         0, /* I2C3USEFPGA */
209         0, /* I2C2USEFPGA */
210         0, /* I2C1USEFPGA */
211         0, /* SPIM1USEFPGA */
212         0, /* USB0USEFPGA */
213         0 /* SPIM0USEFPGA */
214 };