board/karo/tx48/tx48.c

   1 /*
   2  * Copyright (C) 2012-2013 Lothar Waßmann <LW@KARO-electronics.de>
   3  *
   4  * based on evm.c
   5  * Copyright (C) 2011 Texas Instruments Incorporated - http://www.ti.com/
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License
   9  * version 2 as published by the Free Software Foundation.
  10  *
  11  * This program is distributed "as is" WITHOUT ANY WARRANTY of any
  12  * kind, whether express or implied; without even the implied warranty
  13  * of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  14  * GNU General Public License for more details.
  15  */
  16
  17 #include <common.h>
  18 #include <errno.h>
  19 #include <miiphy.h>
  20 #include <netdev.h>
  21 #include <serial.h>
  22 #include <libfdt.h>
  23 #include <lcd.h>
  24 #include <fdt_support.h>
  25 #include <nand.h>
  26 #include <net.h>
  27 #include <linux/mtd/nand.h>
  28 #include <linux/fb.h>
  29 #include <asm/gpio.h>
  30 #include <asm/cache.h>
  31 #include <asm/omap_common.h>
  32 #include <asm/io.h>
  33 #include <asm/arch/cpu.h>
  34 #include <asm/arch/hardware.h>
  35 #include <asm/arch/mmc_host_def.h>
  36 #include <asm/arch/sys_proto.h>
  37 #include <asm/arch/clock.h>
  38 #include <video_fb.h>
  39 #include <asm/arch/da8xx-fb.h>
  40
  41 #include "../common/karo.h"
  42
  43 DECLARE_GLOBAL_DATA_PTR;
  44
  45 #define TX48_LED_GPIO           AM33XX_GPIO_NR(1, 26)
  46 #define TX48_ETH_PHY_RST_GPIO   AM33XX_GPIO_NR(3, 8)
  47 #define TX48_LCD_RST_GPIO       AM33XX_GPIO_NR(1, 19)
  48 #define TX48_LCD_PWR_GPIO       AM33XX_GPIO_NR(1, 22)
  49 #define TX48_LCD_BACKLIGHT_GPIO AM33XX_GPIO_NR(3, 14)
  50
  51 #define GMII_SEL                (CTRL_BASE + 0x650)
  52
  53 /* UART Defines */
  54 #define UART_SYSCFG_OFFSET      0x54
  55 #define UART_SYSSTS_OFFSET      0x58
  56
  57 #define UART_RESET              (0x1 << 1)
  58 #define UART_CLK_RUNNING_MASK   0x1
  59 #define UART_SMART_IDLE_EN      (0x1 << 0x3)
  60
  61 /* Timer Defines */
  62 #define TSICR_REG               0x54
  63 #define TIOCP_CFG_REG           0x10
  64 #define TCLR_REG                0x38
  65
  66 /* RGMII mode define */
  67 #define RGMII_MODE_ENABLE       0xA
  68 #define RMII_MODE_ENABLE        0x5
  69 #define MII_MODE_ENABLE         0x0
  70
  71 #define NO_OF_MAC_ADDR          1
  72 #define ETH_ALEN                6
  73
  74 #define MUX_CFG(value, offset)  {                                       \
  75         __raw_writel(value, (CTRL_BASE + (offset)));                    \
  76         }
  77
  78 /* PAD Control Fields */
  79 #define SLEWCTRL        (0x1 << 6)
  80 #define RXACTIVE        (0x1 << 5)
  81 #define PULLUP_EN       (0x1 << 4) /* Pull UP Selection */
  82 #define PULLUDEN        (0x0 << 3) /* Pull up enabled */
  83 #define PULLUDDIS       (0x1 << 3) /* Pull up disabled */
  84 #define MODE(val)       (val)
  85
  86 /*
  87  * PAD CONTROL OFFSETS
  88  * Field names corresponds to the pad signal name
  89  */
  90 struct pad_signals {
  91         int gpmc_ad0;
  92         int gpmc_ad1;
  93         int gpmc_ad2;
  94         int gpmc_ad3;
  95         int gpmc_ad4;
  96         int gpmc_ad5;
  97         int gpmc_ad6;
  98         int gpmc_ad7;
  99         int gpmc_ad8;
 100         int gpmc_ad9;
 101         int gpmc_ad10;
 102         int gpmc_ad11;
 103         int gpmc_ad12;
 104         int gpmc_ad13;
 105         int gpmc_ad14;
 106         int gpmc_ad15;
 107         int gpmc_a0;
 108         int gpmc_a1;
 109         int gpmc_a2;
 110         int gpmc_a3;
 111         int gpmc_a4;
 112         int gpmc_a5;
 113         int gpmc_a6;
 114         int gpmc_a7;
 115         int gpmc_a8;
 116         int gpmc_a9;
 117         int gpmc_a10;
 118         int gpmc_a11;
 119         int gpmc_wait0;
 120         int gpmc_wpn;
 121         int gpmc_be1n;
 122         int gpmc_csn0;
 123         int gpmc_csn1;
 124         int gpmc_csn2;
 125         int gpmc_csn3;
 126         int gpmc_clk;
 127         int gpmc_advn_ale;
 128         int gpmc_oen_ren;
 129         int gpmc_wen;
 130         int gpmc_be0n_cle;
 131         int lcd_data0;
 132         int lcd_data1;
 133         int lcd_data2;
 134         int lcd_data3;
 135         int lcd_data4;
 136         int lcd_data5;
 137         int lcd_data6;
 138         int lcd_data7;
 139         int lcd_data8;
 140         int lcd_data9;
 141         int lcd_data10;
 142         int lcd_data11;
 143         int lcd_data12;
 144         int lcd_data13;
 145         int lcd_data14;
 146         int lcd_data15;
 147         int lcd_vsync;
 148         int lcd_hsync;
 149         int lcd_pclk;
 150         int lcd_ac_bias_en;
 151         int mmc0_dat3;
 152         int mmc0_dat2;
 153         int mmc0_dat1;
 154         int mmc0_dat0;
 155         int mmc0_clk;
 156         int mmc0_cmd;
 157         int mii1_col;
 158         int mii1_crs;
 159         int mii1_rxerr;
 160         int mii1_txen;
 161         int mii1_rxdv;
 162         int mii1_txd3;
 163         int mii1_txd2;
 164         int mii1_txd1;
 165         int mii1_txd0;
 166         int mii1_txclk;
 167         int mii1_rxclk;
 168         int mii1_rxd3;
 169         int mii1_rxd2;
 170         int mii1_rxd1;
 171         int mii1_rxd0;
 172         int rmii1_refclk;
 173         int mdio_data;
 174         int mdio_clk;
 175         int spi0_sclk;
 176         int spi0_d0;
 177         int spi0_d1;
 178         int spi0_cs0;
 179         int spi0_cs1;
 180         int ecap0_in_pwm0_out;
 181         int uart0_ctsn;
 182         int uart0_rtsn;
 183         int uart0_rxd;
 184         int uart0_txd;
 185         int uart1_ctsn;
 186         int uart1_rtsn;
 187         int uart1_rxd;
 188         int uart1_txd;
 189         int i2c0_sda;
 190         int i2c0_scl;
 191         int mcasp0_aclkx;
 192         int mcasp0_fsx;
 193         int mcasp0_axr0;
 194         int mcasp0_ahclkr;
 195         int mcasp0_aclkr;
 196         int mcasp0_fsr;
 197         int mcasp0_axr1;
 198         int mcasp0_ahclkx;
 199         int xdma_event_intr0;
 200         int xdma_event_intr1;
 201         int nresetin_out;
 202         int porz;
 203         int nnmi;
 204         int osc0_in;
 205         int osc0_out;
 206         int rsvd1;
 207         int tms;
 208         int tdi;
 209         int tdo;
 210         int tck;
 211         int ntrst;
 212         int emu0;
 213         int emu1;
 214         int osc1_in;
 215         int osc1_out;
 216         int pmic_power_en;
 217         int rtc_porz;
 218         int rsvd2;
 219         int ext_wakeup;
 220         int enz_kaldo_1p8v;
 221         int usb0_dm;
 222         int usb0_dp;
 223         int usb0_ce;
 224         int usb0_id;
 225         int usb0_vbus;
 226         int usb0_drvvbus;
 227         int usb1_dm;
 228         int usb1_dp;
 229         int usb1_ce;
 230         int usb1_id;
 231         int usb1_vbus;
 232         int usb1_drvvbus;
 233         int ddr_resetn;
 234         int ddr_csn0;
 235         int ddr_cke;
 236         int ddr_ck;
 237         int ddr_nck;
 238         int ddr_casn;
 239         int ddr_rasn;
 240         int ddr_wen;
 241         int ddr_ba0;
 242         int ddr_ba1;
 243         int ddr_ba2;
 244         int ddr_a0;
 245         int ddr_a1;
 246         int ddr_a2;
 247         int ddr_a3;
 248         int ddr_a4;
 249         int ddr_a5;
 250         int ddr_a6;
 251         int ddr_a7;
 252         int ddr_a8;
 253         int ddr_a9;
 254         int ddr_a10;
 255         int ddr_a11;
 256         int ddr_a12;
 257         int ddr_a13;
 258         int ddr_a14;
 259         int ddr_a15;
 260         int ddr_odt;
 261         int ddr_d0;
 262         int ddr_d1;
 263         int ddr_d2;
 264         int ddr_d3;
 265         int ddr_d4;
 266         int ddr_d5;
 267         int ddr_d6;
 268         int ddr_d7;
 269         int ddr_d8;
 270         int ddr_d9;
 271         int ddr_d10;
 272         int ddr_d11;
 273         int ddr_d12;
 274         int ddr_d13;
 275         int ddr_d14;
 276         int ddr_d15;
 277         int ddr_dqm0;
 278         int ddr_dqm1;
 279         int ddr_dqs0;
 280         int ddr_dqsn0;
 281         int ddr_dqs1;
 282         int ddr_dqsn1;
 283         int ddr_vref;
 284         int ddr_vtp;
 285         int ddr_strben0;
 286         int ddr_strben1;
 287         int ain7;
 288         int ain6;
 289         int ain5;
 290         int ain4;
 291         int ain3;
 292         int ain2;
 293         int ain1;
 294         int ain0;
 295         int vrefp;
 296         int vrefn;
 297 };
 298
 299 struct pin_mux {
 300         short reg_offset;
 301         uint8_t val;
 302 };
 303
 304 #define PAD_CTRL_BASE   0x800
 305 #define OFFSET(x)       (unsigned int) (&((struct pad_signals *) \
 306                                 (PAD_CTRL_BASE))->x)
 307
 308 /*
 309  * Configure the pin mux for the module
 310  */
 311 static inline void tx48_set_pin_mux(const struct pin_mux *pin_mux,
 312                         int num_pins)
 313 {
 314         int i;
 315
 316         for (i = 0; i < num_pins; i++)
 317                 MUX_CFG(pin_mux[i].val, pin_mux[i].reg_offset);
 318 }
 319
 320 #define PRM_RSTST_GLOBAL_COLD_RST       (1 << 0)
 321 #define PRM_RSTST_GLOBAL_WARM_SW_RST    (1 << 1)
 322 #define PRM_RSTST_WDT1_RST              (1 << 4)
 323 #define PRM_RSTST_EXTERNAL_WARM_RST     (1 << 5)
 324 #define PRM_RSTST_ICEPICK_RST           (1 << 9)
 325
 326 static u32 prm_rstst __attribute__((section(".data")));
 327
 328 /*
 329  * Basic board specific setup
 330  */
 331 static const struct pin_mux stk5_pads[] = {
 332         /* heartbeat LED */
 333         { OFFSET(gpmc_a10), MODE(7) | PULLUDEN, },
 334         /* LCD RESET */
 335         { OFFSET(gpmc_a3), MODE(7) | PULLUDEN, },
 336         /* LCD POWER_ENABLE */
 337         { OFFSET(gpmc_a6), MODE(7) | PULLUDEN, },
 338         /* LCD Backlight (PWM) */
 339         { OFFSET(mcasp0_aclkx), MODE(7) | PULLUDEN, },
 340 };
 341
 342 static const struct pin_mux stk5_lcd_pads[] = {
 343         /* LCD data bus */
 344         { OFFSET(lcd_data0), MODE(0) | PULLUDEN, },
 345         { OFFSET(lcd_data1), MODE(0) | PULLUDEN, },
 346         { OFFSET(lcd_data2), MODE(0) | PULLUDEN, },
 347         { OFFSET(lcd_data3), MODE(0) | PULLUDEN, },
 348         { OFFSET(lcd_data4), MODE(0) | PULLUDEN, },
 349         { OFFSET(lcd_data5), MODE(0) | PULLUDEN, },
 350         { OFFSET(lcd_data6), MODE(0) | PULLUDEN, },
 351         { OFFSET(lcd_data7), MODE(0) | PULLUDEN, },
 352         { OFFSET(lcd_data8), MODE(0) | PULLUDEN, },
 353         { OFFSET(lcd_data9), MODE(0) | PULLUDEN, },
 354         { OFFSET(lcd_data10), MODE(0) | PULLUDEN, },
 355         { OFFSET(lcd_data11), MODE(0) | PULLUDEN, },
 356         { OFFSET(lcd_data12), MODE(0) | PULLUDEN, },
 357         { OFFSET(lcd_data13), MODE(0) | PULLUDEN, },
 358         { OFFSET(lcd_data14), MODE(0) | PULLUDEN, },
 359         { OFFSET(lcd_data15), MODE(0) | PULLUDEN, },
 360         /* LCD control signals */
 361         { OFFSET(lcd_hsync), MODE(0) | PULLUDEN, },
 362         { OFFSET(lcd_vsync), MODE(0) | PULLUDEN, },
 363         { OFFSET(lcd_pclk), MODE(0) | PULLUDEN, },
 364         { OFFSET(lcd_ac_bias_en), MODE(0) | PULLUDEN, },
 365 };
 366
 367 static const struct gpio stk5_gpios[] = {
 368         { AM33XX_GPIO_NR(1, 26), GPIOF_OUTPUT_INIT_LOW, "HEARTBEAT LED", },
 369 };
 370
 371 static const struct gpio stk5_lcd_gpios[] = {
 372         { AM33XX_GPIO_NR(1, 19), GPIOF_OUTPUT_INIT_LOW, "LCD RESET", },
 373         { AM33XX_GPIO_NR(1, 22), GPIOF_OUTPUT_INIT_LOW, "LCD POWER", },
 374         { AM33XX_GPIO_NR(3, 14), GPIOF_OUTPUT_INIT_HIGH, "LCD BACKLIGHT", },
 375 };
 376
 377 static const struct pin_mux stk5v5_pads[] = {
 378         /* CAN transceiver control */
 379         { OFFSET(gpmc_ad8), MODE(7) | PULLUDEN, },
 380 };
 381
 382 static const struct gpio stk5v5_gpios[] = {
 383         { AM33XX_GPIO_NR(0, 22), GPIOF_OUTPUT_INIT_HIGH, "CAN XCVR", },
 384 };
 385
 386 #ifdef CONFIG_LCD
 387 static u16 tx48_cmap[256];
 388 vidinfo_t panel_info = {
 389         /* set to max. size supported by SoC */
 390         .vl_col = 1366,
 391         .vl_row = 768,
 392
 393         .vl_bpix = LCD_COLOR24,    /* Bits per pixel, 0: 1bpp, 1: 2bpp, 2: 4bpp, 3: 8bpp ... */
 394         .cmap = tx48_cmap,
 395 };
 396
 397 #define FB_SYNC_OE_LOW_ACT      (1 << 31)
 398 #define FB_SYNC_CLK_LAT_FALL    (1 << 30)
 399
 400 static struct fb_videomode tx48_fb_modes[] = {
 401         {
 402                 /* Standard VGA timing */
 403                 .name           = "VGA",
 404                 .refresh        = 60,
 405                 .xres           = 640,
 406                 .yres           = 480,
 407                 .pixclock       = KHZ2PICOS(25175),
 408                 .left_margin    = 48,
 409                 .hsync_len      = 96,
 410                 .right_margin   = 16,
 411                 .upper_margin   = 31,
 412                 .vsync_len      = 2,
 413                 .lower_margin   = 12,
 414                 .sync           = FB_SYNC_CLK_LAT_FALL,
 415         },
 416         {
 417                 /* Emerging ETV570 640 x 480 display. Syncs low active,
 418                  * DE high active, 115.2 mm x 86.4 mm display area
 419                  * VGA compatible timing
 420                  */
 421                 .name           = "ETV570",
 422                 .refresh        = 60,
 423                 .xres           = 640,
 424                 .yres           = 480,
 425                 .pixclock       = KHZ2PICOS(25175),
 426                 .left_margin    = 114,
 427                 .hsync_len      = 30,
 428                 .right_margin   = 16,
 429                 .upper_margin   = 32,
 430                 .vsync_len      = 3,
 431                 .lower_margin   = 10,
 432                 .sync           = FB_SYNC_CLK_LAT_FALL,
 433         },
 434         {
 435                 /* Emerging ET0350G0DH6 320 x 240 display.
 436                  * 70.08 mm x 52.56 mm display area.
 437                  */
 438                 .name           = "ET0350",
 439                 .refresh        = 60,
 440                 .xres           = 320,
 441                 .yres           = 240,
 442                 .pixclock       = KHZ2PICOS(6500),
 443                 .left_margin    = 68 - 34,
 444                 .hsync_len      = 34,
 445                 .right_margin   = 20,
 446                 .upper_margin   = 18 - 3,
 447                 .vsync_len      = 3,
 448                 .lower_margin   = 4,
 449                 .sync           = FB_SYNC_CLK_LAT_FALL,
 450         },
 451         {
 452                 /* Emerging ET0430G0DH6 480 x 272 display.
 453                  * 95.04 mm x 53.856 mm display area.
 454                  */
 455                 .name           = "ET0430",
 456                 .refresh        = 60,
 457                 .xres           = 480,
 458                 .yres           = 272,
 459                 .pixclock       = KHZ2PICOS(9000),
 460                 .left_margin    = 2,
 461                 .hsync_len      = 41,
 462                 .right_margin   = 2,
 463                 .upper_margin   = 2,
 464                 .vsync_len      = 10,
 465                 .lower_margin   = 2,
 466         },
 467         {
 468                 /* Emerging ET0500G0DH6 800 x 480 display.
 469                  * 109.6 mm x 66.4 mm display area.
 470                  */
 471                 .name           = "ET0500",
 472                 .refresh        = 60,
 473                 .xres           = 800,
 474                 .yres           = 480,
 475                 .pixclock       = KHZ2PICOS(33260),
 476                 .left_margin    = 216 - 128,
 477                 .hsync_len      = 128,
 478                 .right_margin   = 1056 - 800 - 216,
 479                 .upper_margin   = 35 - 2,
 480                 .vsync_len      = 2,
 481                 .lower_margin   = 525 - 480 - 35,
 482                 .sync           = FB_SYNC_CLK_LAT_FALL,
 483         },
 484         {
 485                 /* Emerging ETQ570G0DH6 320 x 240 display.
 486                  * 115.2 mm x 86.4 mm display area.
 487                  */
 488                 .name           = "ETQ570",
 489                 .refresh        = 60,
 490                 .xres           = 320,
 491                 .yres           = 240,
 492                 .pixclock       = KHZ2PICOS(6400),
 493                 .left_margin    = 38,
 494                 .hsync_len      = 30,
 495                 .right_margin   = 30,
 496                 .upper_margin   = 16, /* 15 according to datasheet */
 497                 .vsync_len      = 3, /* TVP -> 1>x>5 */
 498                 .lower_margin   = 4, /* 4.5 according to datasheet */
 499                 .sync           = FB_SYNC_CLK_LAT_FALL,
 500         },
 501         {
 502                 /* Emerging ET0700G0DH6 800 x 480 display.
 503                  * 152.4 mm x 91.44 mm display area.
 504                  */
 505                 .name           = "ET0700",
 506                 .refresh        = 60,
 507                 .xres           = 800,
 508                 .yres           = 480,
 509                 .pixclock       = KHZ2PICOS(33260),
 510                 .left_margin    = 216 - 128,
 511                 .hsync_len      = 128,
 512                 .right_margin   = 1056 - 800 - 216,
 513                 .upper_margin   = 35 - 2,
 514                 .vsync_len      = 2,
 515                 .lower_margin   = 525 - 480 - 35,
 516                 .sync           = FB_SYNC_CLK_LAT_FALL,
 517         },
 518         {
 519                 /* unnamed entry for assigning parameters parsed from 'video_mode' string */
 520                 .refresh        = 60,
 521                 .left_margin    = 48,
 522                 .hsync_len      = 96,
 523                 .right_margin   = 16,
 524                 .upper_margin   = 31,
 525                 .vsync_len      = 2,
 526                 .lower_margin   = 12,
 527                 .sync           = FB_SYNC_CLK_LAT_FALL,
 528         },
 529 };
 530
 531 void *lcd_base;                 /* Start of framebuffer memory  */
 532 void *lcd_console_address;      /* Start of console buffer      */
 533
 534 int lcd_color_fg;
 535 int lcd_color_bg;
 536
 537 short console_col;
 538 short console_row;
 539
 540 static int lcd_enabled = 1;
 541
 542 void lcd_initcolregs(void)
 543 {
 544 }
 545
 546 void lcd_setcolreg(ushort regno, ushort red, ushort green, ushort blue)
 547 {
 548 }
 549
 550 void lcd_enable(void)
 551 {
 552         /* HACK ALERT:
 553          * global variable from common/lcd.c
 554          * Set to 0 here to prevent messages from going to LCD
 555          * rather than serial console
 556          */
 557         lcd_is_enabled = 0;
 558
 559         if (lcd_enabled) {
 560                 karo_load_splashimage(1);
 561
 562                 debug("Switching LCD on\n");
 563                 gpio_set_value(TX48_LCD_PWR_GPIO, 1);
 564                 udelay(100);
 565                 gpio_set_value(TX48_LCD_RST_GPIO, 1);
 566                 udelay(300000);
 567                 gpio_set_value(TX48_LCD_BACKLIGHT_GPIO, 0);
 568         }
 569 }
 570
 571 void lcd_disable(void)
 572 {
 573         if (lcd_enabled) {
 574                 printf("Disabling LCD\n");
 575                 da8xx_fb_disable();
 576                 lcd_enabled = 0;
 577         }
 578 }
 579
 580 static void tx48_lcd_panel_setup(struct da8xx_panel *p,
 581                                 struct fb_videomode *fb)
 582 {
 583         p->pxl_clk = PICOS2KHZ(fb->pixclock) * 1000;
 584
 585         p->width = fb->xres;
 586         p->hbp = fb->left_margin;
 587         p->hsw = fb->hsync_len;
 588         p->hfp = fb->right_margin;
 589
 590         p->height = fb->yres;
 591         p->vbp = fb->upper_margin;
 592         p->vsw = fb->vsync_len;
 593         p->vfp = fb->lower_margin;
 594
 595         p->invert_pxl_clk = !!(fb->sync & FB_SYNC_CLK_LAT_FALL);
 596 }
 597
 598 void lcd_panel_disable(void)
 599 {
 600         if (lcd_enabled) {
 601                 debug("Switching LCD off\n");
 602                 gpio_set_value(TX48_LCD_BACKLIGHT_GPIO, 1);
 603                 gpio_set_value(TX48_LCD_PWR_GPIO, 0);
 604                 gpio_set_value(TX48_LCD_RST_GPIO, 0);
 605         }
 606 }
 607
 608 void lcd_ctrl_init(void *lcdbase)
 609 {
 610         int color_depth = 24;
 611         const char *video_mode = getenv("video_mode");
 612         const char *vm;
 613         unsigned long val;
 614         int refresh = 60;
 615         struct fb_videomode *p = &tx48_fb_modes[0];
 616         struct fb_videomode fb_mode;
 617         int xres_set = 0, yres_set = 0, bpp_set = 0, refresh_set = 0;
 618
 619         if (!lcd_enabled) {
 620                 debug("LCD disabled\n");
 621                 return;
 622         }
 623
 624         if (had_ctrlc() || (prm_rstst & PRM_RSTST_WDT1_RST)) {
 625                 debug("Disabling LCD\n");
 626                 lcd_enabled = 0;
 627                 setenv("splashimage", NULL);
 628                 return;
 629         }
 630
 631         karo_fdt_move_fdt();
 632
 633         vm = karo_fdt_set_display(video_mode, "/panel", NULL);
 634         if (vm == NULL) {
 635                 debug("Disabling LCD\n");
 636                 lcd_enabled = 0;
 637                 return;
 638         }
 639         video_mode = vm;
 640         if (karo_fdt_get_fb_mode(working_fdt, vm, &fb_mode) == 0) {
 641                 p = &fb_mode;
 642                 debug("Using video mode from FDT\n");
 643                 vm += strlen(vm);
 644                 if (fb_mode.xres > panel_info.vl_col ||
 645                         fb_mode.yres > panel_info.vl_row) {
 646                         printf("video resolution from DT: %dx%d exceeds hardware limits: %dx%d\n",
 647                                 fb_mode.xres, fb_mode.yres,
 648                                 panel_info.vl_col, panel_info.vl_row);
 649                         lcd_enabled = 0;
 650                         return;
 651                 }
 652         }
 653         if (p->name != NULL)
 654                 debug("Trying compiled-in video modes\n");
 655         while (p->name != NULL) {
 656                 if (strcmp(p->name, vm) == 0) {
 657                         debug("Using video mode: '%s'\n", p->name);
 658                         vm += strlen(vm);
 659                         break;
 660                 }
 661                 p++;
 662         }
 663         if (*vm != '\0')
 664                 debug("Trying to decode video_mode: '%s'\n", vm);
 665         while (*vm != '\0') {
 666                 if (*vm >= '0' && *vm <= '9') {
 667                         char *end;
 668
 669                         val = simple_strtoul(vm, &end, 0);
 670                         if (end > vm) {
 671                                 if (!xres_set) {
 672                                         if (val > panel_info.vl_col)
 673                                                 val = panel_info.vl_col;
 674                                         p->xres = val;
 675                                         panel_info.vl_col = val;
 676                                         xres_set = 1;
 677                                 } else if (!yres_set) {
 678                                         if (val > panel_info.vl_row)
 679                                                 val = panel_info.vl_row;
 680                                         p->yres = val;
 681                                         panel_info.vl_row = val;
 682                                         yres_set = 1;
 683                                 } else if (!bpp_set) {
 684                                         switch (val) {
 685                                         case 24:
 686                                         case 16:
 687                                         case 8:
 688                                                 color_depth = val;
 689                                                 break;
 690
 691                                         default:
 692                                                 printf("Invalid color depth: '%.*s' in video_mode; using default: '%u'\n",
 693                                                         end - vm, vm, color_depth);
 694                                         }
 695                                         bpp_set = 1;
 696                                 } else if (!refresh_set) {
 697                                         refresh = val;
 698                                         refresh_set = 1;
 699                                 }
 700                         }
 701                         vm = end;
 702                 }
 703                 switch (*vm) {
 704                 case '@':
 705                         bpp_set = 1;
 706                         /* fallthru */
 707                 case '-':
 708                         yres_set = 1;
 709                         /* fallthru */
 710                 case 'x':
 711                         xres_set = 1;
 712                         /* fallthru */
 713                 case 'M':
 714                 case 'R':
 715                         vm++;
 716                         break;
 717
 718                 default:
 719                         if (*vm != '\0')
 720                                 vm++;
 721                 }
 722         }
 723         if (p->xres == 0 || p->yres == 0) {
 724                 printf("Invalid video mode: %s\n", getenv("video_mode"));
 725                 lcd_enabled = 0;
 726                 printf("Supported video modes are:");
 727                 for (p = &tx48_fb_modes[0]; p->name != NULL; p++) {
 728                         printf(" %s", p->name);
 729                 }
 730                 printf("\n");
 731                 return;
 732         }
 733         if (p->xres > panel_info.vl_col || p->yres > panel_info.vl_row) {
 734                 printf("video resolution: %dx%d exceeds hardware limits: %dx%d\n",
 735                         p->xres, p->yres, panel_info.vl_col, panel_info.vl_row);
 736                 lcd_enabled = 0;
 737                 return;
 738         }
 739         panel_info.vl_col = p->xres;
 740         panel_info.vl_row = p->yres;
 741
 742         switch (color_depth) {
 743         case 8:
 744                 panel_info.vl_bpix = LCD_COLOR8;
 745                 break;
 746         case 16:
 747                 panel_info.vl_bpix = LCD_COLOR16;
 748                 break;
 749         default:
 750                 panel_info.vl_bpix = LCD_COLOR24;
 751         }
 752
 753         p->pixclock = KHZ2PICOS(refresh *
 754                 (p->xres + p->left_margin + p->right_margin + p->hsync_len) *
 755                 (p->yres + p->upper_margin + p->lower_margin + p->vsync_len)
 756                 / 1000);
 757         debug("Pixel clock set to %lu.%03lu MHz\n",
 758                 PICOS2KHZ(p->pixclock) / 1000,
 759                 PICOS2KHZ(p->pixclock) % 1000);
 760
 761         if (p != &fb_mode) {
 762                 int ret;
 763
 764                 debug("Creating new display-timing node from '%s'\n",
 765                         video_mode);
 766                 ret = karo_fdt_create_fb_mode(working_fdt, video_mode, p);
 767                 if (ret)
 768                         printf("Failed to create new display-timing node from '%s': %d\n",
 769                                 video_mode, ret);
 770         }
 771
 772         gpio_request_array(stk5_lcd_gpios, ARRAY_SIZE(stk5_lcd_gpios));
 773         tx48_set_pin_mux(stk5_lcd_pads, ARRAY_SIZE(stk5_lcd_pads));
 774
 775         if (karo_load_splashimage(0) == 0) {
 776                 struct da8xx_panel da8xx_panel = { };
 777
 778                 debug("Initializing FB driver\n");
 779                 tx48_lcd_panel_setup(&da8xx_panel, p);
 780                 da8xx_video_init(&da8xx_panel, color_depth);
 781
 782                 debug("Initializing LCD controller\n");
 783                 video_hw_init();
 784         } else {
 785                 debug("Skipping initialization of LCD controller\n");
 786         }
 787 }
 788 #else
 789 #define lcd_enabled 0
 790 #endif /* CONFIG_LCD */
 791
 792 static void stk5_board_init(void)
 793 {
 794         tx48_set_pin_mux(stk5_pads, ARRAY_SIZE(stk5_pads));
 795 }
 796
 797 static void stk5v3_board_init(void)
 798 {
 799         stk5_board_init();
 800 }
 801
 802 static void stk5v5_board_init(void)
 803 {
 804         stk5_board_init();
 805         tx48_set_pin_mux(stk5v5_pads, ARRAY_SIZE(stk5v5_pads));
 806         gpio_request_array(stk5v5_gpios, ARRAY_SIZE(stk5v5_gpios));
 807 }
 808
 809 /* called with default environment! */
 810 int board_init(void)
 811 {
 812         /* mach type passed to kernel */
 813 #ifdef CONFIG_OF_LIBFDT
 814         gd->bd->bi_arch_number = -1;
 815 #endif
 816         /* address of boot parameters */
 817         gd->bd->bi_boot_params = PHYS_SDRAM_1 + 0x100;
 818
 819         if (ctrlc())
 820                 printf("CTRL-C detected\n");
 821
 822         return 0;
 823 }
 824
 825 static void show_reset_cause(u32 prm_rstst)
 826 {
 827         const char *dlm = "";
 828
 829         printf("RESET cause: ");
 830         if (prm_rstst & PRM_RSTST_GLOBAL_COLD_RST) {
 831                 printf("%sPOR", dlm);
 832                 dlm = " | ";
 833         }
 834         if (prm_rstst & PRM_RSTST_GLOBAL_WARM_SW_RST) {
 835                 printf("%sSW", dlm);
 836                 dlm = " | ";
 837         }
 838         if (prm_rstst & PRM_RSTST_WDT1_RST) {
 839                 printf("%sWATCHDOG", dlm);
 840                 dlm = " | ";
 841         }
 842         if (prm_rstst & PRM_RSTST_EXTERNAL_WARM_RST) {
 843                 printf("%sWARM", dlm);
 844                 dlm = " | ";
 845         }
 846         if (prm_rstst & PRM_RSTST_ICEPICK_RST) {
 847                 printf("%sJTAG", dlm);
 848                 dlm = " | ";
 849         }
 850         if (*dlm == '\0')
 851                 printf("unknown");
 852
 853         printf(" RESET\n");
 854 }
 855
 856 /* called with default environment! */
 857 int checkboard(void)
 858 {
 859         prm_rstst = readl(PRM_RSTST);
 860         show_reset_cause(prm_rstst);
 861
 862 #ifdef CONFIG_OF_LIBFDT
 863         printf("Board: Ka-Ro TX48-7020 with FDT support\n");
 864 #else
 865         printf("Board: Ka-Ro TX48-7020\n");
 866 #endif
 867         timer_init();
 868         return 0;
 869 }
 870
 871 static void tx48_set_cpu_clock(void)
 872 {
 873         unsigned long cpu_clk = getenv_ulong("cpu_clk", 10, 0);
 874
 875         if (had_ctrlc() || (prm_rstst & PRM_RSTST_WDT1_RST))
 876                 return;
 877
 878         if (cpu_clk == 0 || cpu_clk == mpu_clk_rate() / 1000000)
 879                 return;
 880
 881         mpu_pll_config_val(cpu_clk);
 882
 883         printf("CPU clock set to %lu.%03lu MHz\n",
 884                 mpu_clk_rate() / 1000000,
 885                 mpu_clk_rate() / 1000 % 1000);
 886 }
 887
 888 static void tx48_init_mac(void)
 889 {
 890         uint8_t mac_addr[ETH_ALEN];
 891         uint32_t mac_hi, mac_lo;
 892
 893         /* try reading mac address from efuse */
 894         mac_lo = __raw_readl(MAC_ID0_LO);
 895         mac_hi = __raw_readl(MAC_ID0_HI);
 896
 897         mac_addr[0] = mac_hi & 0xFF;
 898         mac_addr[1] = (mac_hi & 0xFF00) >> 8;
 899         mac_addr[2] = (mac_hi & 0xFF0000) >> 16;
 900         mac_addr[3] = (mac_hi & 0xFF000000) >> 24;
 901         mac_addr[4] = mac_lo & 0xFF;
 902         mac_addr[5] = (mac_lo & 0xFF00) >> 8;
 903
 904         if (!is_valid_ether_addr(mac_addr)) {
 905                 printf("No valid MAC address programmed\n");
 906                 return;
 907         }
 908         printf("MAC addr from fuse: %pM\n", mac_addr);
 909         eth_setenv_enetaddr("ethaddr", mac_addr);
 910 }
 911
 912 /* called with environment from NAND or MMC */
 913 int board_late_init(void)
 914 {
 915         int ret = 0;
 916         const char *baseboard;
 917
 918         tx48_set_cpu_clock();
 919         karo_fdt_move_fdt();
 920
 921         baseboard = getenv("baseboard");
 922         if (!baseboard)
 923                 goto exit;
 924
 925         if (strncmp(baseboard, "stk5", 4) == 0) {
 926                 printf("Baseboard: %s\n", baseboard);
 927                 if ((strlen(baseboard) == 4) ||
 928                         strcmp(baseboard, "stk5-v3") == 0) {
 929                         stk5v3_board_init();
 930                 } else if (strcmp(baseboard, "stk5-v5") == 0) {
 931                         stk5v5_board_init();
 932                 } else {
 933                         printf("WARNING: Unsupported STK5 board rev.: %s\n",
 934                                 baseboard + 4);
 935                 }
 936         } else {
 937                 printf("WARNING: Unsupported baseboard: '%s'\n",
 938                         baseboard);
 939                 ret = -EINVAL;
 940         }
 941 exit:
 942         tx48_init_mac();
 943         clear_ctrlc();
 944         return ret;
 945 }
 946
 947 #ifdef CONFIG_DRIVER_TI_CPSW
 948 static void tx48_phy_init(char *name, int addr)
 949 {
 950         debug("%s: Resetting ethernet PHY\n", __func__);
 951
 952         gpio_direction_output(TX48_ETH_PHY_RST_GPIO, 0);
 953
 954         udelay(100);
 955
 956         /* Release nRST */
 957         gpio_set_value(TX48_ETH_PHY_RST_GPIO, 1);
 958
 959         /* Wait for PHY internal POR signal to deassert */
 960         udelay(25000);
 961 }
 962
 963 static void cpsw_control(int enabled)
 964 {
 965         /* nothing for now */
 966         /* TODO : VTP was here before */
 967 }
 968
 969 static struct cpsw_slave_data cpsw_slaves[] = {
 970         {
 971                 .slave_reg_ofs  = 0x208,
 972                 .sliver_reg_ofs = 0xd80,
 973                 .phy_id         = 0,
 974                 .phy_if         = PHY_INTERFACE_MODE_RMII,
 975         },
 976 };
 977
 978 void s_init(void)
 979 {
 980         /* Nothing to be done here */
 981 }
 982
 983 static struct cpsw_platform_data cpsw_data = {
 984         .mdio_base              = CPSW_MDIO_BASE,
 985         .cpsw_base              = CPSW_BASE,
 986         .mdio_div               = 0xff,
 987         .channels               = 8,
 988         .cpdma_reg_ofs          = 0x800,
 989         .slaves                 = ARRAY_SIZE(cpsw_slaves),
 990         .slave_data             = cpsw_slaves,
 991         .ale_reg_ofs            = 0xd00,
 992         .ale_entries            = 1024,
 993         .host_port_reg_ofs      = 0x108,
 994         .hw_stats_reg_ofs       = 0x900,
 995         .mac_control            = (1 << 5) /* MIIEN */,
 996         .control                = cpsw_control,
 997         .phy_init               = tx48_phy_init,
 998         .gigabit_en             = 0,
 999         .host_port_num          = 0,
1000         .version                = CPSW_CTRL_VERSION_2,
1001 };
1002
1003 int board_eth_init(bd_t *bis)
1004 {
1005         __raw_writel(RMII_MODE_ENABLE, MAC_MII_SEL);
1006         __raw_writel(0x5D, GMII_SEL);
1007         return cpsw_register(&cpsw_data);
1008 }
1009 #endif /* CONFIG_DRIVER_TI_CPSW */
1010
1011 void tx48_disable_watchdog(void)
1012 {
1013         struct wd_timer *wdtimer = (struct wd_timer *)WDT_BASE;
1014
1015         while (readl(&wdtimer->wdtwwps) & (1 << 4))
1016                 ;
1017         writel(0xaaaa, &wdtimer->wdtwspr);
1018         while (readl(&wdtimer->wdtwwps) & (1 << 4))
1019                 ;
1020         writel(0x5555, &wdtimer->wdtwspr);
1021 }
1022
1023 enum {
1024         LED_STATE_INIT = -1,
1025         LED_STATE_OFF,
1026         LED_STATE_ON,
1027 };
1028
1029 void show_activity(int arg)
1030 {
1031         static int led_state = LED_STATE_INIT;
1032         static ulong last;
1033
1034         if (led_state == LED_STATE_INIT) {
1035                 last = get_timer(0);
1036                 gpio_set_value(TX48_LED_GPIO, 1);
1037                 led_state = LED_STATE_ON;
1038         } else {
1039                 if (get_timer(last) > CONFIG_SYS_HZ) {
1040                         last = get_timer(0);
1041                         if (led_state == LED_STATE_ON) {
1042                                 gpio_set_value(TX48_LED_GPIO, 0);
1043                         } else {
1044                                 gpio_set_value(TX48_LED_GPIO, 1);
1045                         }
1046                         led_state = 1 - led_state;
1047                 }
1048         }
1049 }
1050
1051 #ifdef CONFIG_OF_BOARD_SETUP
1052 #ifdef CONFIG_FDT_FIXUP_PARTITIONS
1053 #include <jffs2/jffs2.h>
1054 #include <mtd_node.h>
1055 struct node_info nodes[] = {
1056         { "ti,omap2-nand", MTD_DEV_TYPE_NAND, },
1057 };
1058
1059 #else
1060 #define fdt_fixup_mtdparts(b,n,c) do { } while (0)
1061 #endif /* CONFIG_FDT_FIXUP_PARTITIONS */
1062
1063 void ft_board_setup(void *blob, bd_t *bd)
1064 {
1065         const char *baseboard = getenv("baseboard");
1066         int stk5_v5 = baseboard != NULL && (strcmp(baseboard, "stk5-v5") == 0);
1067         const char *video_mode = getenv("video_mode");
1068
1069         fdt_fixup_mtdparts(blob, nodes, ARRAY_SIZE(nodes));
1070         fdt_fixup_ethernet(blob);
1071
1072         karo_fdt_fixup_touchpanel(blob);
1073         karo_fdt_fixup_flexcan(blob, stk5_v5);
1074
1075         video_mode = karo_fdt_set_display(video_mode, "/panel", NULL);
1076         karo_fdt_update_fb_mode(blob, video_mode);
1077
1078         tx48_disable_watchdog();
1079 }
1080 #endif /* CONFIG_OF_BOARD_SETUP */