board/netstal/common/fixed_sdram.c

   1 /*
   2  *(C) Copyright 2005-2008 Netstal Maschinen AG
   3  *    Niklaus Giger (Niklaus.Giger@netstal.com)
   4  *
   5  *    This source code is free software; you can redistribute it
   6  *    and/or modify it in source code form under the terms of the GNU
   7  *    General Public License as published by the Free Software
   8  *    Foundation; either version 2 of the License, or (at your option)
   9  *    any later version.
  10  *
  11  *    This program is distributed in the hope that it will be useful,
  12  *    but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  *    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  *    GNU General Public License for more details.
  15  *
  16  *    You should have received a copy of the GNU General Public License
  17  *    along with this program; if not, write to the Free Software
  18  *    Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA
  19  */
  20
  21 #include <common.h>
  22 #include  <ppc4xx.h>
  23 #include  <asm/processor.h>
  24 #include  "nm.h"
  25
  26 #if defined(DEBUG)
  27 void show_sdram_registers(void)
  28 {
  29         u32 value;
  30
  31         printf("SDRAM Controller Registers --\n");
  32         mfsdram(mem_mcopt1, value);
  33         printf("    SDRAM0_CFG   : 0x%08x\n", value);
  34         mfsdram(mem_status, value);
  35         printf("    SDRAM0_STATUS: 0x%08x\n", value);
  36         mfsdram(mem_mb0cf, value);
  37         printf("    SDRAM0_B0CR  : 0x%08x\n", value);
  38         mfsdram(mem_mb1cf, value);
  39         printf("    SDRAM0_B1CR  : 0x%08x\n", value);
  40         mfsdram(mem_sdtr1, value);
  41         printf("    SDRAM0_TR    : 0x%08x\n", value);
  42         mfsdram(mem_rtr, value);
  43         printf("    SDRAM0_RTR   : 0x%08x\n", value);
  44 }
  45 #endif
  46
  47 long int init_ppc405_sdram(unsigned int dram_size)
  48 {
  49 #ifdef DEBUG
  50         printf(__FUNCTION__);
  51 #endif
  52         /* disable memory controller */
  53         mtsdram(mem_mcopt1, 0x00000000);
  54
  55         udelay (500);
  56
  57         /* Clear SDRAM0_BESR0 (Bus Error Syndrome Register) */
  58         mtsdram(mem_besra, 0xffffffff);
  59
  60         /* Clear SDRAM0_BESR1 (Bus Error Syndrome Register) */
  61         mtsdram(mem_besrb, 0xffffffff);
  62
  63         /* Clear SDRAM0_ECCCFG (disable ECC) */
  64         mtsdram(mem_ecccf, 0x00000000);
  65
  66         /* Clear SDRAM0_ECCESR (ECC Error Syndrome Register) */
  67         mtsdram(mem_eccerr, 0xffffffff);
  68
  69         /* Timing register: CASL=2, PTA=2, CTP=2, LDF=1, RFTA=5, RCD=2
  70          */
  71         mtsdram(mem_sdtr1, 0x008a4015);
  72
  73         /* Memory Bank 0 Config == BA=0x00000000, SZ=64M, AM=3, BE=1
  74          * and refresh timer
  75          */
  76         switch (dram_size >> 20) {
  77         case 32:
  78                 mtsdram(mem_mb0cf, 0x00062001);
  79                 mtsdram(mem_rtr,   0x07F00000);
  80                 break;
  81         case 64:
  82                 mtsdram(mem_mb0cf, 0x00084001);
  83                 mtsdram(mem_rtr,   0x04100000);
  84                 break;
  85         case 128:
  86                 mtsdram(mem_mb0cf, 0x000A4001);
  87                 mtsdram(mem_rtr,   0x04100000);
  88                 break;
  89         default:
  90                 printf("Invalid memory size of %d MB given\n", dram_size >> 20);
  91         }
  92
  93         /* Power management idle timer set to the default. */
  94         mtsdram(mem_pmit, 0x07c00000);
  95
  96         udelay (500);
  97
  98         /* Enable banks (DCE=1, BPRF=1, ECCDD=1, EMDUL=1) TODO */
  99         mtsdram(mem_mcopt1, 0x90800000);
 100
 101 #ifdef DEBUG
 102         printf("%s: done\n", __FUNCTION__);
 103 #endif
 104         return dram_size;
 105 }