cpu/arm720t/cpu.c

   1 /*
   2  * (C) Copyright 2002
   3  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   4  * Marius Groeger <mgroeger@sysgo.de>
   5  *
   6  * (C) Copyright 2002
   7  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   8  * Alex Zuepke <azu@sysgo.de>
   9  *
  10  * See file CREDITS for list of people who contributed to this
  11  * project.
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License as
  15  * published by the Free Software Foundation; either version 2 of
  16  * the License, or (at your option) any later version.
  17  *
  18  * This program is distributed in the hope that it will be useful,
  19  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  * GNU General Public License for more details.
  22  *
  23  * You should have received a copy of the GNU General Public License
  24  * along with this program; if not, write to the Free Software
  25  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  26  * MA 02111-1307 USA
  27  */
  28
  29 /*
  30  * CPU specific code
  31  */
  32
  33 #include <common.h>
  34 #include <command.h>
  35 #include <clps7111.h>
  36
  37 /* read co-processor 15, register #1 (control register) */
  38 static unsigned long read_p15_c1(void)
  39 {
  40         unsigned long value;
  41
  42         __asm__ __volatile__(
  43                 "mrc     p15, 0, %0, c1, c0, 0   @ read control reg\n"
  44                 : "=r" (value)
  45                 :
  46                 : "memory");
  47         /* printf("p15/c1 is = %08lx\n", value); */
  48         return value;
  49 }
  50
  51 /* write to co-processor 15, register #1 (control register) */
  52 static void write_p15_c1(unsigned long value)
  53 {
  54         /* printf("write %08lx to p15/c1\n", value); */
  55         __asm__ __volatile__(
  56                 "mcr     p15, 0, %0, c1, c0, 0   @ write it back\n"
  57                 :
  58                 : "r" (value)
  59                 : "memory");
  60
  61         read_p15_c1();
  62 }
  63
  64 static void cp_delay (void)
  65 {
  66         volatile int i;
  67
  68         /* copro seems to need some delay between reading and writing */
  69         for (i = 0; i < 100; i++);
  70 }
  71
  72 /* See also ARM Ref. Man. */
  73 #define C1_MMU          (1<<0)  /* mmu off/on */
  74 #define C1_ALIGN        (1<<1)  /* alignment faults off/on */
  75 #define C1_IDC          (1<<2)  /* icache and/or dcache off/on */
  76 #define C1_WRITE_BUFFER (1<<3)  /* write buffer off/on */
  77 #define C1_BIG_ENDIAN   (1<<7)  /* big endian off/on */
  78 #define C1_SYS_PROT     (1<<8)  /* system protection */
  79 #define C1_ROM_PROT     (1<<9)  /* ROM protection */
  80 #define C1_HIGH_VECTORS (1<<13) /* location of vectors: low/high addresses */
  81
  82 int cpu_init (void)
  83 {
  84         /*
  85          * setup up stack if necessary
  86          */
  87 #ifdef CONFIG_USE_IRQ
  88         IRQ_STACK_START   = _armboot_end + \
  89                                 CONFIG_STACKSIZE + \
  90                                 CONFIG_STACKSIZE_IRQ - 4;
  91         FIQ_STACK_START = IRQ_STACK_START + CONFIG_STACKSIZE_FIQ;
  92         _armboot_real_end = FIQ_STACK_START + 4;
  93 #else
  94         _armboot_real_end = _armboot_end + CONFIG_STACKSIZE;
  95 #endif
  96         return (0);
  97 }
  98
  99 int cleanup_before_linux (void)
 100 {
 101         /*
 102          * this function is called just before we call linux
 103          * it prepares the processor for linux
 104          *
 105          * we turn off caches etc ...
 106          * and we set the CPU-speed to 73 MHz - see start.S for details
 107          */
 108
 109         unsigned long i;
 110
 111         disable_interrupts ();
 112
 113         /* turn off I-cache */
 114         asm ("mrc p15, 0, %0, c1, c0, 0":"=r" (i));
 115         i &= ~0x1000;
 116         asm ("mcr p15, 0, %0, c1, c0, 0": :"r" (i));
 117
 118         /* flush I-cache */
 119         asm ("mcr p15, 0, %0, c7, c5, 0": :"r" (i));
 120
 121 #ifdef CONFIG_ARM7_REVD
 122         /* go to high speed */
 123         IO_SYSCON3 = (IO_SYSCON3 & ~CLKCTL) | CLKCTL_73;
 124 #endif
 125         return 0;
 126 }
 127
 128 int do_reset (cmd_tbl_t *cmdtp, int flag, int argc, char *argv[])
 129 {
 130         extern void reset_cpu (ulong addr);
 131
 132         disable_interrupts ();
 133         reset_cpu (0);
 134         /*NOTREACHED*/
 135         return (0);
 136 }
 137
 138 void icache_enable (void)
 139 {
 140         ulong reg;
 141
 142         reg = read_p15_c1 ();
 143         cp_delay ();
 144         write_p15_c1 (reg | C1_IDC);
 145 }
 146
 147 void icache_disable (void)
 148 {
 149         ulong reg;
 150
 151         reg = read_p15_c1 ();
 152         cp_delay ();
 153         write_p15_c1 (reg & ~C1_IDC);
 154 }
 155
 156 int icache_status (void)
 157 {
 158         return (read_p15_c1 () & C1_IDC) != 0;
 159 }
 160
 161 void dcache_enable (void)
 162 {
 163         ulong reg;
 164
 165         reg = read_p15_c1 ();
 166         cp_delay ();
 167         write_p15_c1 (reg | C1_IDC);
 168 }
 169
 170 void dcache_disable (void)
 171 {
 172         ulong reg;
 173
 174         reg = read_p15_c1 ();
 175         cp_delay ();
 176         write_p15_c1 (reg & ~C1_IDC);
 177 }
 178
 179 int dcache_status (void)
 180 {
 181         return (read_p15_c1 () & C1_IDC) != 0;
 182 }